数字锁频延迟线
    71.
    发明授权

    公开(公告)号:CN101002390B

    公开(公告)日:2012-08-29

    申请号:CN200580026531.7

    申请日:2005-08-05

    发明人: C·施纳尔

    IPC分类号: H03L7/081

    摘要: 一种器件,包括具有延迟锁定电路的信号发生器,所述延迟锁定电路用于基于输入信号提供多个输出信号。所述输出信号相互间具有固定的信号关系,并与输入信号具有固定的信号关系。所述信号发生器还包括选择器,该选择器用于从由所述输出信号形成的一系列信号中选择使能信号。该器件还包括收发器电路,其中所述收发器电路使用所述使能信号进行数据处理。

    电阻存储器的AC感测
    73.
    发明授权

    公开(公告)号:CN1890752B

    公开(公告)日:2012-04-25

    申请号:CN200480035888.7

    申请日:2004-10-06

    发明人: T·W·沃谢尔

    IPC分类号: G11C7/06 G11C11/16

    摘要: 使用交流感测具有电阻存储元件的存储单元的逻辑状态。存储元件可以在阵列中,且存储装置可包括该阵列和用于读出或感测阵列中每个存储单元的外围电路。外围电路可包括:时钟/控制电路,它提供控制信号,该信号控制何时感测一行存储单元;开关电路,用于接收由时钟/控制电路提供的单元板计数信号和位计数信号、来自存储元件的单元板线信号和位线信号,开关电路产生第一输出信号和第二输出信号,其中第一输出信号和第二输出信号中之一处于电源电压,而第一输出信号和第二输出信号中的另一信号随每个感测操作交变极性;以及比较电路,它接收第一输出信号和第二输出信号,并输出一个对应于存储单元逻辑状态的信号。

    通过模块上寄存器的主动终止控制

    公开(公告)号:CN101692219A

    公开(公告)日:2010-04-07

    申请号:CN200910205838.3

    申请日:2003-11-12

    发明人: J·W·扬岑

    IPC分类号: G06F13/40

    CPC分类号: G06F13/4086

    摘要: 提供一种方法和装置,用于通过模块寄存器向存储器提供主动终止控制信号来进行存储器中的主动终止控制。模块寄存器监测系统命令总线上的读和写命令。响应检测到读或写命令,模块寄存器对存储器产生主动终止控制信号。存储器根据编程到存储器的一个或多个模式寄存器中的信息接通主动终止。存储器根据编程到存储器的一个或多个模式寄存器中的信息使主动终止在预定时间里保持接通状态。

    通过模块上寄存器的主动终止控制

    公开(公告)号:CN100565490C

    公开(公告)日:2009-12-02

    申请号:CN200380108955.9

    申请日:2003-11-12

    发明人: J·W·扬岑

    IPC分类号: G06F13/40

    摘要: 提供一种方法和装置,用于通过模块寄存器向存储器提供主动终止控制信号来进行存储器中的主动终止控制。模块寄存器监测系统命令总线上的读和写命令。响应检测到读或写命令,模块寄存器对存储器产生主动终止控制信号。存储器根据编程到存储器的一个或多个模式寄存器中的信息接通主动终止。存储器根据编程到存储器的一个或多个模式寄存器中的信息使主动终止在预定时间里保持接通状态。

    像素和形成像素的方法
    77.
    发明授权

    公开(公告)号:CN100559827C

    公开(公告)日:2009-11-11

    申请号:CN200480025757.0

    申请日:2004-07-14

    发明人: S·C·洪

    IPC分类号: H04N3/15

    摘要: 提供了一些像素单元,这些像素单元采用了与浮置扩散结点接合的栅电容,以有选择地增加浮置扩散结点的存储电容量。可以用相同的工艺步骤在形成所述像素单元的其他栅电路时,同时形成所述栅电容。在较弱的光照条件下,所述存储结点的固有容量便已足够满足需要。而在较强的光照条件则导致有选择地让所述栅电容起作用,从而利用栅电容提供的额外容量增加所述存储结点的电荷容量。本发明在没有电荷共用(输出信号滞后)的条件下产生高动态范围和强输出信号。形成此类像素单元的方法可应用于CMOS和CCD图像装置、CMOS和CCD图像装置中的图像像素阵列以及CMOS和CCD图像系统中。

    无序的动态随机存取存储器序列器

    公开(公告)号:CN100527107C

    公开(公告)日:2009-08-12

    申请号:CN03816773.5

    申请日:2003-05-14

    发明人: J·M·耶德洛

    IPC分类号: G06F13/16

    摘要: 在存储控制器的存储器请求队列中顺序地接收存储器存取请求。检测在按所接收的顺序执行存储器存取请求时将发生的在暂时最邻近的请求之间的任何冲突或潜在延迟,以及重新排列该存储器存取请求的接收顺序以避免或最小化冲突或延迟,以及优化到存储器数据总线的数据流或来自存储器数据总线的数据流。按重新排序的顺序执行存储器存取请求,同时跟踪请求的原始接收顺序。在执行后,按原始接收读取请求的顺序将通过执行读取型存储器存取请求从存储器设备中读取的数据传送到各个请求器。