-
公开(公告)号:CN103065938B
公开(公告)日:2015-06-10
申请号:CN201210593808.6
申请日:2012-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明涉及一种制备直接带隙Ge薄膜的方法,包括提供一GeOI衬底;对所述顶层锗纳米薄膜进行图形化处理,开出若干与底部所述埋氧层贯通的腐蚀窗口;湿法腐蚀直至埋氧层被彻底腐蚀掉,使得所述图形化的顶层锗纳米薄膜与硅衬底虚接触;提供一PDMS载体,所述PDMS载体与所述顶层锗纳米薄膜紧密接触,从而将与硅衬底虚接触的顶层锗纳米薄膜转移到PDMS载体上;将该PDMS载体两端夹紧,并反向施加机械拉伸使得顶层锗纳米薄膜随着PDMS载体的拉伸而形变,在其内部产生张应变。采用本发明的方法制备的直接带隙Ge薄膜应变大小可控,可用于光电器件;其具有低缺陷、低位错密度的特点;通过机械拉伸制备直接带隙Ge纳米薄膜的方法工艺简单,成本较低。
-
公开(公告)号:CN104152991A
公开(公告)日:2014-11-19
申请号:CN201410441163.3
申请日:2014-09-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有特定形状且排列整齐的石墨烯单晶畴的制备方法,所述制备方法为以(110)晶面的半导体材料为催化基底,采用化学气相沉积法,通过气态或固态碳源于所述催化基底表面形成具有特定形状且排列整齐的石墨烯单晶畴。本发明通过调节惰性气体、碳源和氢气的浓度比例、生长温度以及生长时间等可以控制单晶石墨烯的尺寸、密度、形状,并且可以直接获得排列整齐的石墨烯单晶畴。本发明获得的石墨烯单晶畴,具有高质量、低缺陷,并且规则排列等优点。
-
公开(公告)号:CN102683178B
公开(公告)日:2014-11-12
申请号:CN201210175117.4
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种绝缘体上半导体及其制备方法,先在第一Si衬底上的第一SiO2层刻出多个孔道,然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料,填充所述孔道并形成半导体层,以获得性能优异的半导体层,在所述半导体层表面键合具有第二SiO2层的第二Si衬底,然后去除所述Si衬底并去除所述SiO2,接着填充PMMA,并在所得结构的下表面键合具有第三SiO2层的第三Si衬底,退火使PMMA膨胀以剥离上述结构,该剥离工艺简单,有利于节约成本,最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容;通过选择性外延可降低半导体层的缺陷,有利于绝缘体上半导体性能的提高;通过PMMA退火膨胀剥离的工艺简单,有利于节约成本。本发明适用于工业生产。
-
公开(公告)号:CN102751232B
公开(公告)日:2014-07-30
申请号:CN201210225391.8
申请日:2012-07-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种利用锗浓缩技术制备SiGe或Ge纳米线的方法,该方法通过将图形化和锗浓缩的方法相结合,获得一种保证产量和质量的SiGe和Ge纳米线的可控生长。本发明可以获得均匀而笔直的Ge或SiGe纳米线阵列,并且通过对氧化时间的控制可以获得不同组分的SiGe纳米线、以及Ge纳米线,最终形成的纳米线长度可达几百微米,直径达到几十纳米,通过图形的设计为之后纳米线器件打下基础。
-
公开(公告)号:CN102790005B
公开(公告)日:2014-04-09
申请号:CN201110125592.6
申请日:2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/84
Abstract: 本发明公开了一种选择性刻蚀制备全隔离混合晶向SOI的方法,以及基于该方法的CMOS集成电路制备方法。本发明提出的制备方法,采用SiGe层作为第一晶向外延的虚拟衬底层,从而可以形成第一晶向的顶层应变硅;采用从窗口直接外延覆盖至第一硬掩膜表面的Si作为连接窗口内第一晶向的应变硅与窗口外顶层硅的支撑,从而可去除第一晶向顶层应变硅下方的SiGe层,填充绝缘材料形成绝缘埋层,且还可以防止顶层硅有应变存在时的应变弛豫。该方法形成的顶层硅和绝缘埋层厚度均匀、可控,窗口内形成的应变硅与窗口外的顶层硅具有不同晶向,可分别为NMOS及PMOS提供更高的迁移率,从而提升了CMOS集成电路的性能。
-
公开(公告)号:CN102662212B
公开(公告)日:2013-09-25
申请号:CN201210174635.4
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种光子晶体及其制备方法,首先提供包括铝基底和具有周期排列的多个孔道的氧化铝层的AAO模板,于各该孔道内填充光刻胶,并使所述光刻胶覆盖所述氧化铝层,然后去除所述铝基底,并去除各该孔道的底部以使所述孔道形成通孔,然后键合一半导体衬底及所述氧化铝层,去除光刻胶,接着于所述通孔内形成第一半导体柱并于所述氧化铝层表面形成第一半导体层,接着按上述步骤于所述第一半导体层上形成氧化铝层、第二半导体柱及第二半导体层,最后去除所述氧化铝层以完成制备。本发明利用AAO模板实现了光子晶体的制备,工艺简单,成本低、重复性好、且与半导体工艺兼容,采用本方法可制备出二维或三维纳米级的光子晶体,适用于工业生产。
-
公开(公告)号:CN103265021A
公开(公告)日:2013-08-28
申请号:CN201310207387.3
申请日:2013-05-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提供一种层数可控石墨烯的生长方法,至少包括以下步骤:1)提供一Cu衬底,在所述Cu衬底上形成一Ni层;2)采用离子注入法在所述Ni层中注入C;3)对步骤2)形成的结构进行退火处理使得所述Cu衬底中的部分Cu进入所述Ni层中形成Ni-Cu合金,而Ni层中注入的C被进入所述Ni层中的Cu从Ni层中挤出,在所述Ni-Cu合金表面重构形成石墨烯。本发明获得的石墨烯薄膜具有质量好、大尺寸且层数可控的优势,且易于转移。另外,离子注入技术、退火技术在目前半导体行业都是非常成熟的工艺,本发明的层数可控石墨烯的生长方法将能更快地推动石墨烯在半导体工业界的广泛应用。
-
公开(公告)号:CN103247520A
公开(公告)日:2013-08-14
申请号:CN201210026563.9
申请日:2012-02-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/265 , H01L21/02
Abstract: 本发明提供一种基于控制离子注入的能量来制备石墨烯的方法。根据本发明的方法,首先,基于至少一种注入能量向催化衬底注入碳离子;随后,对已注入碳离子的催化衬底进行退火处理以使注入的碳离子析出,并在所述催化衬底表面形成至少一层石墨烯薄膜层;最后,去除所述已形成至少一层石墨烯薄膜层的结构的催化衬底以获得至少一层石墨烯薄膜层。本法所制备出的石墨烯薄膜质量好、尺寸大、且层数可控;相比于SiC升华法,本法制备的石墨烯易于转移;相比与化学气相沉积法,本法制备的石墨烯层数可控。
-
公开(公告)号:CN103165420A
公开(公告)日:2013-06-19
申请号:CN201110418827.0
申请日:2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/205
Abstract: 本发明提供一种SiGe中嵌入超晶格制备应变Si的方法,该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层,并使所述Si1-xGex层弛豫以形成弛豫Si1-xGex层;其次在所述弛豫Si1-xGex层上外延包括Si层和Si1-yGey层的双层薄膜;而后多次重复外延所述双层薄膜,在所述弛豫Si1-xGex层上制备出超晶格;接着在所述超晶格上外延一Ge组分为z的Si1-zGez层并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层,由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底;最后在所述弛豫Si1-zGez层上外延一Si层,以完成应变Si的制备。本发明通过降低制备应变Si所需的虚衬底厚度,大大节省了外延所需要的时间,不仅降低了外延所需要的成本,而且减少了由于长时间不间断进行外延而对外延设备造成的损伤。
-
公开(公告)号:CN103137539A
公开(公告)日:2013-06-05
申请号:CN201110383801.7
申请日:2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L29/06
Abstract: 本发明提供一种绝缘体上Si/CoSi2衬底材料及其制备方法,通过Co与Si衬底两次反应生成CoSi2,并通过智能剥离工艺对其进行转移,以在传统SOI衬底的BOX层和顶层硅之间插入一层金属硅化物CoSi2,以代替常规SOI双极晶体管中的集电区重掺杂埋层,从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单,适用于大规模的工业生产。
-
-
-
-
-
-
-
-
-