一种自检测模数转换器误码率测试方法及测试系统

    公开(公告)号:CN114268319A

    公开(公告)日:2022-04-01

    申请号:CN202111164047.8

    申请日:2021-09-30

    IPC分类号: H03M1/10

    摘要: 本发明涉及一种自检测模数转换器误码率测试方法及测试系统,该系统采用电源分析仪为待测模数转换器芯片以及其他器件提供电源信号;工控机通过配置模块将待测模数转换器芯片配置指令按照待测模数转换器芯片所要求的配置时序写入待测模数转换器芯片中;UPS运行监控模块,监测测试评估板上待测模数转换器芯片各供电电源电压,如果任一供电电源电压的抖动大于预设阈值,反馈电源“无效”状态信息给工控机;反之,反馈电源“有效”状态信息给工控机;工控机,当电源处于“有效”状态时,则根据采集运算模块上传的数据进行误码率统计,否则,丢弃采集运算模块上传的数据,直到参与误码率统计的总数据量达到要求或误码率已超出阈值后,停止误码率测试。

    一种高精度模数转换器熔丝自动烧录系统及方法

    公开(公告)号:CN111158280B

    公开(公告)日:2021-09-21

    申请号:CN201911371005.4

    申请日:2019-12-26

    IPC分类号: G05B19/042

    摘要: 一种高精度模数转换器熔丝自动烧录系统及方法,属于数模转换器技术领域。本发明FPGA模块接收上位机通过USB转SPI控制器发送的烧录控制信号及按预设顺序排列的熔丝阵列中每一位熔丝的烧录码流数据,生成控制指令并发送至烧录模块;所述控制指令包括烧录控制信号和熔丝阵列的烧录码流数据,以及工作控制信号;烧录模块包括修调码烧录电路和待烧录ADC芯片;修调码烧录电路接收控制指令,并转发至待烧录ADC芯片;待烧录ADC芯片根据控制指令中的烧录控制信号,进入烧录状态,并将控制指令中的熔丝阵列的烧录码流数据按位发送到待烧录ADC芯片的接收管脚上,待烧录ADC芯片按位烧录每根熔丝,实现整个待烧录ADC芯片熔丝阵列的烧录。

    一种提升模数转换器中动态开关线性度的电路

    公开(公告)号:CN107888192B

    公开(公告)日:2021-06-08

    申请号:CN201711184779.7

    申请日:2017-11-23

    IPC分类号: H03M1/06 H03M1/00 H03M1/46

    摘要: 本发明公开了一种提升模数转换器中动态开关线性度的电路,其特征在于包括高压电源产生电路、采样相时钟电压转换电路、保持相时钟电压转换电路,其中:高压电源产生电路主要由N个并联连接的电压提升单元组成;采样相时钟电压转换电路和保持相时钟电压转换电路均由M个并联连接的时钟电压转换单元组成;电压提升单元主要由七个反相器、二个或非门、二个与非门、二个缓冲单元、六个NMOS管和五个电容构成;时钟电压转换单元主要由三个PMOS管、一个NMOS管和一个电容构成。本发明具有可以改善比较器的性能,减小器件失调;减小芯片面积;降低开关功耗;输出驱动能力强;开关信号稳定等诸多优点。

    一种多路时域交织数据转换器的前台时间误差校正电路

    公开(公告)号:CN112564703A

    公开(公告)日:2021-03-26

    申请号:CN202011529532.6

    申请日:2020-12-22

    IPC分类号: H03M1/10

    摘要: 本发明公开了一种多路时域交织数据转换器的前台时间误差校正电路,降采样通道数据抽取电路可将信号传输数据降低至通道采样速率,抽取数据通过过零点检测电路判断每相邻通道转换数据之间是否存在过零点,预归一电路可去掉通道间的非差异部分,留下通道间差异信息作为通道间时间误差信息。误差信息经累加器和步长调节电路收敛至通道时间误差值后经泰勒一阶展开校正电路对含有通道时间误差的原始转换信号进行校正。且本结构增加了均方差检测电路,以判断电路是否收敛到可靠精度。本发明采用过零点统计技术,且可根据实际情况调节步长参数,平衡收敛时间和收敛精度,增加校正系统灵活性,实现了多通道时域交织转换器通道时间误差校正。

    一种超高速低抖动多相位时钟电路

    公开(公告)号:CN106849942B

    公开(公告)日:2020-10-16

    申请号:CN201611245726.7

    申请日:2016-12-29

    摘要: 本发明公开了一种超高速低抖动多相位时钟电路。该电路包括输入时钟恢复与占空比调整模块、鉴相器模块、电荷泵及环路滤波器模块、可变延时线模块、时钟偏移误差校准模块、分频模块,鉴相器模块检测参考时钟和反馈时钟间的相位关系,并相应输出“UP”或“Down”脉冲电平到电荷泵,电荷泵和环路滤波器把鉴相器输出的脉冲转化为低频直流控制电平,控制延时链的延时量,用来调整两时钟间的相位差。当两时钟达到同步时,鉴相器输出锁定信号。可变延时线由多个相同的子延时单元串行接在一起组成,可以得到多相位时钟。时钟偏移误差校准模块采用多相位时钟信号匹配校准技术来降低时钟偏移误差。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。