公开(公告)号：CN111834237B

公开(公告)日：2022-05-24

申请号：CN202010082221.3

申请日：2020-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承轩 ,  蔡宗甫 ,  林士庭 ,  卢思维

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/04

Abstract: 提供封装结构及其形成方法。此方法包含在基底上方设置半导体晶粒结构。此方法也包含在基底上方设置保护膜。保护膜具有暴露出半导体晶粒结构的开口，且开口的侧壁围绕半导体晶粒结构。此方法更包含将底部填充材料分配于开口中以围绕半导体晶粒结构。

公开(公告)号：CN113223970A

公开(公告)日：2021-08-06

申请号：CN202110434987.8

申请日：2021-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张进传 ,  卢思维 ,  余振华

IPC: H01L21/48 ,  H01L21/50 ,  H01L23/488 ,  H01L23/498

Abstract: 方法包括：在衬底中形成通孔组，该组通孔部分地穿透衬底的厚度。第一连接件形成在衬底第一侧上的该通孔组上方。衬底的第一侧附接到载体。衬底从第二侧被减薄以暴露该通孔组。第二连接件形成在衬底第二侧上的通孔组上方。器件管芯接合到第二连接件。衬底被分割成多个封装件。本申请的实施例还涉及半导体结构及其制造方法。

公开(公告)号：CN110416094B

公开(公告)日：2021-07-13

申请号：CN201810804923.0

申请日：2018-07-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志伟 ,  施应庆 ,  卢思维 ,  林俊成 ,  李隆华

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/488 ,  H01L23/36

Abstract: 本发明实施例提供一种形成半导体器件的方法，该方法包括将金属箔附接至载体，在附接金属箔之前预制该金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。本发明实施例还提供一种半导体器件。

公开(公告)号：CN113035823A

公开(公告)日：2021-06-25

申请号：CN202011545070.7

申请日：2020-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶宫辰 ,  卢思维 ,  蔡宗甫 ,  施应庆

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明提供一种封装结构，包含插入件、至少一个半导体管芯以及绝缘密封体。插入件包含半导体衬底和设置在半导体衬底上的内连线结构，内连线结构包含层间介电膜和嵌入于层间介电膜中的内连线布线，半导体衬底包含第一部分和设置在第一部分上的第二部分，内连线结构设置在第二部分上，且第一部分的第一最大横向尺寸大于第二部分的第二最大横向尺寸。至少一个半导体管芯设置在内连线结构上方且电连接到内连线结构。绝缘密封体设置在第一部分上，其中绝缘密封体横向地密封至少一个半导体管芯和第二部分。本发明可防止插入件晶片中的内连线结构的裂纹问题或碎裂问题。

公开(公告)号：CN109786274B

公开(公告)日：2021-06-15

申请号：CN201810789446.5

申请日：2018-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邹贤儒 ,  吴志伟 ,  林俊成 ,  王卜 ,  卢思维 ,  施应庆

IPC: H01L21/60 ,  H01L23/488 ,  H01L23/31

Abstract: 为了减少或消除通孔的分层，将集成扇出叠层封装结构与去湿结构一起使用。在实施例中，去湿结构是通过施加第一晶种层和第二晶种层形成的钛环，以帮助制造通孔。然后将第一晶种层图案化成环结构，该环结构也暴露第一晶种层的至少部分。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN112687551A

公开(公告)日：2021-04-20

申请号：CN202010090875.0

申请日：2020-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郭立中 ,  卢思维 ,  施应庆

IPC: H01L21/50 ,  H01L23/367 ,  H01L23/373 ,  H01L23/40

Abstract: 本文阐述三维半导体封装及其制造方法。所述方法包括：在中介层上安装管芯堆叠，在管芯堆叠之上分配热界面材料层且将热散布元件放置在管芯堆叠之上并通过热界面材料层将热散布元件附接到管芯堆叠。热界面材料层在管芯堆叠及中介层与热散布元件之间提供可靠的粘着层及高效的导热路径。因此，防止热界面材料层从热散布元件分层，提供从管芯堆叠到热散布元件的高效热传递，且通过中介层与热散布元件之间的热界面材料层减小沿着热路径的热阻。因此，热界面材料层降低整体运行温度并增加三维半导体封装的整体可靠性。

公开(公告)号：CN112447701A

公开(公告)日：2021-03-05

申请号：CN202010891731.5

申请日：2020-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡宪斌 ,  高金福 ,  郑礼辉 ,  卢思维 ,  魏文信 ,  潘志坚

IPC: H01L25/18 ,  H01L21/98 ,  H01L23/10 ,  H01L23/16

Abstract: 一种封装结构包括线路衬底、半导体封装、盖结构、无源器件及障壁结构。半导体封装设置在线路衬底上且电连接到线路衬底。盖结构设置在线路衬底上且覆盖半导体封装。盖结构通过粘合材料贴合到线路衬底。无源器件在半导体封装与盖结构之间设置在线路衬底上。障壁结构将无源器件与盖结构及粘合材料隔开且障壁结构接触粘合材料。

公开(公告)号：CN111834237A

公开(公告)日：2020-10-27

申请号：CN202010082221.3

申请日：2020-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承轩 ,  蔡宗甫 ,  林士庭 ,  卢思维

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/04

Abstract: 提供封装结构及其形成方法。此方法包含在基底上方设置半导体晶粒结构。此方法也包含在基底上方设置保护膜。保护膜具有暴露出半导体晶粒结构的开口，且开口的侧壁围绕半导体晶粒结构。此方法更包含将底部填充材料分配于开口中以围绕半导体晶粒结构。

公开(公告)号：CN111123444A

公开(公告)日：2020-05-08

申请号：CN201910083021.7

申请日：2019-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志豪 ,  高金福 ,  郑礼辉 ,  卢思维

IPC: G02B6/42

Abstract: 本公开提供一种光学收发器，包含光子集成电路组件、电子集成电路组件以及绝缘密封体。光子集成电路组件包含至少一个光学输入/输出部和位于至少一个光学输入/输出部附近的至少一个凹槽。电子集成电路组件安置于光子集成电路组件上且电性连接到所述光子集成电路组件。绝缘密封体安置于光子集成电路组件上，且横向地包封电子集成电路组件。光子集成电路组件的至少一个凹槽被绝缘密封体暴露出，且适用于插入光子器件。

公开(公告)号：CN110783207A

公开(公告)日：2020-02-11

申请号：CN201910661033.3

申请日：2019-07-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 茅一超 ,  张进传 ,  卢思维

IPC: H01L21/56 ,  H01L25/07

Abstract: 提供封装结构及其形成方法。方法包含在承载基底上设置第一半导体晶粒，以及形成第一保护层以环绕第一半导体晶粒。方法也包含在第一保护层和第一半导体晶粒上形成介电层。方法还包含将介电层图案化以形成开口，此开口部分地暴露出第一半导体晶粒和第一保护层。此外，方法包含在形成前述的开口之后，将第二半导体晶粒接合至第一半导体晶粒。方法包含形成第二保护层以环绕第二半导体晶粒。