-
公开(公告)号：CN112117236B
公开(公告)日：2024-08-23
申请号：CN202010897477.X
申请日：2015-10-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种半导体结构及其制造方法。将诸如集成电路管芯的器件安装在诸如另一管芯、封装衬底、内插器等的衬底上，并且沿着划线在衬底中形成凹槽。在凹槽中以及在邻近的管芯之间形成一个或多个模塑料层。可以实施背侧减薄工艺以暴露凹槽中的模塑料。在凹槽中的模塑料层中实施分割工艺。在实施例中，在凹槽中形成第一模塑料层，并且在第一模塑料层上方以及在邻近的管芯之间形成第二模塑料。可以在形成凹槽之前或之后，将器件放置在衬底上。本发明涉及用于防止薄晶圆破裂的结构和方法。
-
公开(公告)号：CN113410144B
公开(公告)日：2024-01-30
申请号：CN202110685172.7
申请日：2018-07-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/367 , H01L23/538
Abstract: 本发明实施例提供一种形成半导体器件的方法，该方法包括将金属箔附接至载体，在附接金属箔之前预制该金属箔；在金属箔的远离载体的第一侧上形成导电柱；将半导体管芯附接至金属箔的第一侧；在半导体管芯和导电柱周围形成模制材料；以及在模制材料上方形成再分布结构。本发明实施例还提供一种半导体器件。
-
公开(公告)号：CN106549005B
公开(公告)日：2020-07-10
申请号：CN201610785784.2
申请日：2016-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
Abstract: 本发明的实施例提供了一种半导体器件，包括半导体器件、与半导体横向分离的导电通孔、介于半导体器件和导电通孔之间的封装剂、以及标记。标记由或无相交的字符或具有小于2的重叠数的字符形成。在另一实施例中，使用摆动扫描方法形成标记。通过形成所述标记，可以减少或消除来自标记工艺的缺陷。本发明的实施例还提供了半导体器件及制造方法。
-
公开(公告)号：CN105990290B
公开(公告)日：2020-07-03
申请号：CN201510641267.3
申请日：2015-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L23/535
Abstract: 封装件包括器件管芯、具有沙漏轮廓的贯通孔和成型材料，在该成型材料中模制器件管芯和贯通孔，其中成型材料的顶面与器件管芯的顶面基本齐平。介电层覆盖成型材料和器件管芯。多条再分布线(RDL)延伸到介电层中，以电耦接至器件管芯和贯通孔。本发明还提供了封装件中的非垂直贯通孔。
-
公开(公告)号：CN109585368A
公开(公告)日：2019-04-05
申请号：CN201810199539.2
申请日：2018-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/78 , H01L21/304
Abstract: 本发明实施例涉及半导体封装结构、半导体封装结构的形成方法以及半导体组装结构的形成方法。一种半导体封装结构包含第一封装结构组件，所述第一封装结构组件包含第一侧、与所述第一侧相对的第二侧及位于所述第一侧上方的多个凹陷拐角。所述半导体封装结构包含置于所述凹陷拐角处的多个第一应力缓冲结构，且各所述第一应力缓冲结构具有弯曲表面。所述半导体封装结构包含连接到所述第一封装结构组件的第二封装结构组件及放置于之间的多个连接件。所述半导体封装结构包含位于所述第一封装结构组件与所述第二封装结构组件之间的底胶材料，且所述第一应力缓冲结构的所述弯曲表面的至少一部分与所述底胶材料接触且嵌入于所述底胶材料中。
-
Patent Agency Ranking
公开(公告)号：CN106356340B
公开(公告)日：2019-02-12
申请号：CN201610539838.7
申请日：2016-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/522 , H01L21/56
Abstract: 本发明提供了半导体器件及其制造方法。使用集成扇出型堆叠封装架构以及参考通孔以提供延伸穿过InFO‑POP架构的参考电压。如果需要，可以露出参考通孔，然后连接至可用于屏蔽InFO‑POP架构的屏蔽涂层。可以通过使用一个或多个分割工艺露出参考通孔的顶面或侧壁来露出参考通孔。
-
公开(公告)号：CN105514037B
公开(公告)日：2018-11-16
申请号：CN201510644491.8
申请日：2015-10-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B32B43/006 , B32B38/10 , B32B38/162 , B32B38/1858 , B32B2310/0825 , B32B2310/0831 , B32B2310/0843 , B32B2457/14 , H01L21/02076 , H01L21/02079 , H01L21/02096 , H01L21/02098 , H01L21/67046 , H01L21/67051 , H01L21/6836 , H01L21/68785 , H01L24/96 , H01L2221/68327 , H01L2221/68381 , H01L2224/95001 , Y10S901/40 , Y10S901/43 , Y10T156/1111 , Y10T156/1158 , Y10T156/1917 , Y10T156/1928
Abstract: 本发明公开了用于分离和清洗衬底的方法和工具。方法包括：将第一衬底的表面从第二衬底分离；和在分离之后，清洗第一衬底的表面。清洗包括：使清洗机构与第一衬底的表面物理接触。工具包括：分离模块和清洗模块。分离模块包括：第一卡盘、配置为向第一卡盘发射辐射的辐射源和具有真空系统的第一机械臂。真空系统配置为固定衬底和从第一卡盘去除衬底。清洗模块包括：第二卡盘、配置为向第二卡盘喷射流体的喷嘴和具有清洗器件的第二机械臂，第二机械臂配置为使清洗器件与第二卡盘上的衬底物理接触。本发明实施例涉及分离和清洗工艺和系统。
-
公开(公告)号：CN108735685A
公开(公告)日：2018-11-02
申请号：CN201710914500.X
申请日：2017-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31
Abstract: 根据本申请一些实施例，提供芯片封装结构。上述芯片封装结构包含重布结构及位于重布结构上的第一芯片，其中第一芯片具有正面及与其相对的背面，且此正面面向重布结构。上述芯片封装结构亦包含位于背面上的粘着层，其中粘着层与背面直接接触，且粘着层的第一最大长度小于第一芯片的第二最大长度。上述芯片封装结构还包含位于重布结构上的模塑料层，其环绕第一芯片和粘着层，其中粘着层的第一上表面与模塑料层的第二上表面大抵上共平面。
-
公开(公告)号：CN103972189B
公开(公告)日：2018-10-02
申请号：CN201310583359.1
申请日：2013-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L21/60
Abstract: 本发明公开了半导体器件、其制造方法以及半导体器件封装。在一个实施例中，半导体器件包括在衬底的表面上具有开口的绝缘材料层。一个或多个插入凸块设置在绝缘材料层上方。半导体器件包括具有不设置在绝缘材料层上方的部分的信号凸块。
-
公开(公告)号：CN108364925A
公开(公告)日：2018-08-03
申请号：CN201710952725.4
申请日：2017-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L21/60
Abstract: 一种封装及其制造方法。封装的制造方法包括：形成延伸到介电层的开口中的金属层，以接触第一金属垫及第二金属垫；以及将组件装置的底部端子接合到所述金属层。所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。
-
-
-
-
-
-
-
-
-
Search Results
303
records
(took 0.056 seconds)
