公开(公告)号：CN113178396B

公开(公告)日：2024-12-27

申请号：CN202110319418.9

申请日：2016-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志伟 ,  林俊成 ,  卢思维 ,  施应庆

IPC: H01L21/60 ,  H01L21/56 ,  H01L21/683 ,  H01L21/768 ,  H01L23/31 ,  H01L23/485 ,  H01L23/488 ,  H01L23/498 ,  H01L23/52 ,  H01L23/528 ,  H01L23/538 ,  H01L25/065 ,  H01L25/18 ,  H10B80/00 ,  H01L21/78 ,  H01L23/367 ,  H01L21/50

Abstract: 本发明的实施例涉及芯片封装件的制造方法。在一个实施例中，用于形成芯片封装件的方法，包括：将至少一个第一管芯放置在载体上方，所述至少一个第一管芯具有背向所述载体的多个第一接触焊盘；在所述多个第一接触焊盘的至少一个外围的接触焊盘上方形成至少一个导电柱；在所述至少一个第一管芯上方且横向邻近所述至少一个导电柱放置至少一个第二管芯，所述至少一个第二管芯具有背向所述载体的多个第二接触焊盘；将所述至少一个第一管芯、所述至少一个第二管芯和所述至少一个导电柱封装在模塑料中；以及在所述模塑料上方形成再分布层，所述再分布层电连接至所述多个第二接触焊盘和所述至少一个导电柱。

公开(公告)号：CN112530913B

公开(公告)日：2024-12-10

申请号：CN202010096503.9

申请日：2020-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟铭 ,  吴集锡 ,  吴志伟 ,  丁国强 ,  卢思维 ,  侯上勇 ,  施应庆 ,  邹贤儒 ,  李澄杰

IPC: H10B80/00 ,  H01L21/98 ,  H01L23/31 ,  H01L23/367 ,  H01L21/50 ,  H01L21/56

Abstract: 本揭露实施例是有关于一种封装结构及其制造方法。一种封装结构包括电路元件、第一半导体管芯、第二半导体管芯、散热元件以及绝缘包封体。第一半导体管芯及第二半导体管芯位于电路元件上。散热元件连接到第一半导体管芯，且第一半导体管芯位于电路元件与散热元件之间，其中第一半导体管芯的第一厚度与散热元件的第三厚度之和实质上等于第二半导体管芯的第二厚度。绝缘包封体包封第一半导体管芯、第二半导体管芯及散热元件，其中散热元件的表面与绝缘包封体实质上齐平。

公开(公告)号：CN113223970B

公开(公告)日：2024-04-05

申请号：CN202110434987.8

申请日：2021-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张进传 ,  卢思维 ,  余振华

IPC: H01L21/48 ,  H01L21/50 ,  H01L23/488 ,  H01L23/498

Abstract: 方法包括：在衬底中形成通孔组，该组通孔部分地穿透衬底的厚度。第一连接件形成在衬底第一侧上的该通孔组上方。衬底的第一侧附接到载体。衬底从第二侧被减薄以暴露该通孔组。第二连接件形成在衬底第二侧上的通孔组上方。器件管芯接合到第二连接件。衬底被分割成多个封装件。本申请的实施例还涉及半导体结构及其制造方法。

公开(公告)号：CN116344521A

公开(公告)日：2023-06-27

申请号：CN202310391095.3

申请日：2019-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  吴志伟 ,  施应庆 ,  卢思维

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/56

Abstract: 提供了集成电路封装件及其形成方法。方法包括：在晶圆上方堆叠多个集成电路管芯以形成管芯堆叠件。在所述管芯堆叠件上实施接合工艺。所述接合工艺将所述管芯堆叠件的相邻集成电路管芯彼此机械连接和电连接。在所述晶圆上方形成挡块结构。所述挡块结构环绕所述管芯堆叠件。在所述晶圆上方以及在所述管芯堆叠件和所述挡块结构之间形成第一密封剂。所述第一密封剂填充所述管芯堆叠件的相邻集成电路管芯之间的间隙。在所述晶圆上方形成第二密封剂。所述第二密封剂环绕所述管芯堆叠件、所述第一密封剂和所述挡块结构。

公开(公告)号：CN111128767B

公开(公告)日：2023-05-05

申请号：CN201910106348.1

申请日：2019-02-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘志坚 ,  高金福 ,  郑礼辉 ,  卢思维

IPC: H01L21/60 ,  H01L21/54 ,  H01L21/56 ,  H01L23/24

Abstract: 形成半导体器件的方法包括将第一半导体器件附接至衬底的第一表面；在第一半导体器件周围的衬底的第一表面上形成牺牲结构，牺牲结构环绕衬底的第一表面的第一区域；以及在第一区域中形成底部填充材料。本发明实施例涉及半导体器件和形成方法。

公开(公告)号：CN110957437B

公开(公告)日：2022-07-26

申请号：CN201910216280.2

申请日：2019-03-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑礼辉 ,  高金福 ,  简智源 ,  卢思维

IPC: H01L51/56 ,  H01L23/31

Abstract: 一种封装结构包括衬底、管芯、粘着层、挡墙结构及包封体。所述管芯设置在所述衬底上。所述粘着层设置在所述衬底与所述管芯之间。所述粘着层具有弯曲的表面。所述挡墙结构设置在所述衬底上且被所述粘着层环绕。所述包封体包封所述管芯。

公开(公告)号：CN114765149A

公开(公告)日：2022-07-19

申请号：CN202110578084.7

申请日：2021-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈俊廷 ,  吴志伟 ,  卢思维 ,  蔡宗甫 ,  施应庆 ,  叶庭聿 ,  蔡承轩

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56 ,  H01L21/78

Abstract: 本发明的实施例提供一种半导体封装以及其制造方法。半导体封装包含至少一个半导体管芯、插入件、包封体、保护层以及连接件。插入件具有第一表面、与第一表面相对的第二表面以及连接第一表面和第二表面的侧壁。半导体管芯设置在插入件的第一表面上且与插入件电连接。包封体设置在插入件上方且横向地包封至少一个半导体管芯。连接件设置在插入件的第二表面上且通过插入件与至少一个半导体管芯电连接。保护层设置在插入件的第二表面上且环绕连接件。插入件的侧壁包含连接到第二表面的倾斜侧壁，且保护层与插入件的倾斜侧壁接触。

公开(公告)号：CN111123444B

公开(公告)日：2022-03-15

申请号：CN201910083021.7

申请日：2019-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志豪 ,  高金福 ,  郑礼辉 ,  卢思维

IPC: G02B6/42

Abstract: 本公开提供一种光学收发器，包含光子集成电路组件、电子集成电路组件以及绝缘密封体。光子集成电路组件包含至少一个光学输入/输出部和位于至少一个光学输入/输出部附近的至少一个凹槽。电子集成电路组件安置于光子集成电路组件上且电性连接到所述光子集成电路组件。绝缘密封体安置于光子集成电路组件上，且横向地包封电子集成电路组件。光子集成电路组件的至少一个凹槽被绝缘密封体暴露出，且适用于插入光子器件。

公开(公告)号：CN113809040A

公开(公告)日：2021-12-17

申请号：CN202110624972.8

申请日：2021-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡宗甫 ,  卢思维

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/48 ,  H01L21/50 ,  H01L21/56

Abstract: 提供一种包括第一半导体管芯、中介层及第一绝缘包封体的结构。第一半导体管芯包括半导体衬底、设置在半导体衬底上的内连线结构及设置在内连线结构上的导通孔。中介层包括介电层及穿透过介电层的穿孔。第一绝缘包封体在侧向上包封第一半导体管芯及中介层，其中中介层的介电层的厚度实质上等于第一半导体管芯的厚度及第一绝缘包封体的厚度。

公开(公告)号：CN113809018A

公开(公告)日：2021-12-17

申请号：CN202110755531.1

申请日：2021-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱文智 ,  余振华 ,  林士庭 ,  卢思维

IPC: H01L23/16 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 在实施例中，一种集成电路器件包括：中介层；第一集成电路器件，利用介电对介电接合和金属对金属接合与中介层接合；第二集成电路器件利用介电对介电接合和金属对金属接合与中介层接合；缓冲层，围绕第一集成电路器件和第二集成电路器件，缓冲层包括具有第一杨氏模量的应力降低材料；以及密封剂，围绕缓冲层、第一集成电路器件和第二集成电路器件，密封剂包括具有第二杨氏模量的模制材料，第一杨氏模量小于第二杨氏模量。在一些实施例中，本发明还提供了集成电路器件及其形成方法。