-
公开(公告)号：CN119299881A
公开(公告)日：2025-01-10
申请号：CN202411814242.4
申请日：2024-12-11
Applicant: 安徽大学
IPC: H04N25/78 , H04N25/616 , H04N25/709 , H04N25/571
Abstract: 本发明属于集成电路领域，具体涉及一种全局同步及局部异步的单斜ADC及CMOS图像传感器。其包括：时序控制电路、动态斜坡发生器、行判断模块、列读出电路和列判断模块。时序控制电路用于使得各像素单元在量化过程中的总转换时间保持一致。行判断模块用于确定自适应斜坡的摆幅范围；列读出电路结合各个阶段的量化结果生成最终的像素值；列判断模块用于在像素多采样量化阶段根据各个像素单元的全量程量化结果生成控制动态斜坡发生器和列读出电路的使能信号，必要时将电路关闭，以降低整体电路的功耗。本发明解决了现有的单斜ADC采用自适应相关多采样机制的情况下仍然存在的整体帧率差异较大的问题。
-
公开(公告)号：CN119091943A
公开(公告)日：2024-12-06
申请号：CN202411210019.9
申请日：2024-08-30
Applicant: 安徽大学
IPC: G11C11/412 , H10B10/00 , G11C11/418 , G11C11/419 , G11C15/04
Abstract: 本发明属于集成电路技术领域，具体涉及一种10T‑SRAM单元、双通道读与内容寻址的逻辑电路及其芯片。10T‑SRAM单元由P1～P2和N1～N8构成。其中，P1、P2、N1～N4构成6T存储单元，剩余器件构成配置电路。N5和N6的栅极分别连接在6T存储单元中的存储节点Q和QB上；N7和N8的栅极分别接控制信号SL和SR；N5的漏极与N7的源极相连；N8的源极与N6的漏极相连；N5、N6的源极连接在传递信号线TL上，N7、N8的漏极连接在标志信号线ML上。将多个10T‑SRAM阵列排布，同行中相邻单元的TL和ML相连则构成双通道读与内容寻址的逻辑电路。本发明的电路同时具备数据存储，双通道数据读以及内容寻址功能；电路简单却功能强大，可以克服现有电路的效率和功耗缺陷。
-
公开(公告)号：CN119070815A
公开(公告)日：2024-12-03
申请号：CN202411112052.8
申请日：2024-08-14
Applicant: 安徽大学
IPC: H03M1/00 , H03M1/08 , H03M1/36 , H04N25/772
Abstract: 本发明涉及CMOS图像传感器设计技术领域，具体涉及应用于CIS的Flash‑SS两步式ADC电路、模块。本发明公开了Flash‑SS ADC，包括：比较器部、码值转换部、电压抬升部、数字校准部。本发明一方面基于2bit Flash ADC进行2bit粗量化来提高转换速度，采用共享部分电路的方式减少面积与功耗；另一方面，基于9bit SS ADC进行9bit细量化，运用斜坡发生器产生差分斜坡，与比较器部的两个比较器进行时分复用，在不额外增加面积的前提下进一步缩短了一半的细量化时间。本发明解决了现有SS ADC应用在CMOS图像传感器中量化速度偏慢的问题。
-
公开(公告)号：CN119068948A
公开(公告)日：2024-12-03
申请号：CN202411171601.9
申请日：2024-08-26
Applicant: 安徽大学
IPC: G11C11/413 , G11C11/419 , G06F7/50
Abstract: 本申请涉及一种基于6T‑SRAM的多位相乘相加运算电路及其控制方法，该电路包括多个6T‑SRAM单元、控制单元和计算单元；多个6T‑SRAM单元并联设置且分别采用不同字线控制，多个6T‑SRAM单元的第一端连接同一第一局部位线，多个6T‑SRAM单元的第二端连通同一第二局部位线；计算单元包括第五至第八PMOS管、第七至第十NMOS管；第五PMOS管的源极和第八NMOS管的漏极信号输出节点，第七PMOS管的漏极和第八PMOS管的漏极用于接入不定电平信号，第九NMOS管的栅极和第十NMOS管的栅极为信号输入节点；第五PMOS管的栅极和第八NMOS管的栅极通过控制单元分别连接第二局部位线和第一局部位线，控制单元用于实现开关控制。将存储单元和计算单元配置在一块，实现了存内计算，大大提高了运算速度。
-
公开(公告)号：CN119030705A
公开(公告)日：2024-11-26
申请号：CN202411031650.2
申请日：2024-07-30
Applicant: 重庆交通大学 , 安徽大学 , 润建股份有限公司 , 中国汽车工程研究院股份有限公司 , 重庆微标科技股份有限公司
Abstract: 本发明公开了一种零信任环境下车联网中基于身份认证的密文检索方法，包括：基于双线性配对方法为车辆用户生成公私钥对；数据拥有者向通过信任评估的车辆用户发送基于公钥生成的公共参数；提取数据拥有者的共享文件中的关键字，加密关键字后映射到计数布隆过滤器的对应位置并将共享文件的索引写入链表中；将车辆用户的陷门映射到计数布隆过滤器的对应位置，检查最近路边单元自身以及附近路边单元是否存在该陷门对应的关键字：若存在，则根据对应位置的链表确定共享文件的索引获取对应的加密共享文件；若不存在，则将车辆用户的陷门发送给云服务器，通过云端服务区获取加密共享文件。本发明能够有效实现车辆在零信任环境下的加密数据查询。
-
Patent Agency Ranking
公开(公告)号：CN119028408A
公开(公告)日：2024-11-26
申请号：CN202411517037.1
申请日：2024-10-29
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种基于磁隧道结的温度自适应读写辅助电路及存储芯片。该方案将SRAM存储阵列中的每个存储单元的传输管全部采用FDSOI型晶体管，并由温度自适应读写辅助电路在电路执行读操作或写操作时，向存储阵列中的每个存储单元的传输管中的衬底输出一个随温度上升而上升的背栅偏置电压，其中，温度自适应读写辅助电路包括动态电压源和一个由MTJ和NMOS构成的读写辅助偏置电路；读写辅助偏置电路利用MTJ在高阻态下的温度特性，对动态电压源的输出进行分压，进而得到所需的背栅偏置电压。本发明克服了SRAM器件中温度漂移导致的读写访问速度不稳定以及漏电流影响正常数据读写的问题。
-
公开(公告)号：CN118132034A
公开(公告)日：2024-06-04
申请号：CN202410243339.8
申请日：2024-03-04
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种乒乓式乘法单元，一个基于乒乓式乘法及重构加法器树的存内计算电路，及其对应的CIM芯片。乒乓式乘法单元将原存算电路中的存储阵列按列划分左右两部分，并利用2个与门以及1个二选一选择器实现根据不同的控制信号；选择其中一个存储阵列中存储的数据作为权重，与Input端口输入的数据相乘，输出乘法运算结果；并允许未被选中的存储阵列在逻辑运算过程中更新权重。存内计算电路则在SRAM的基础上增加乒乓乘法模块、加法器组、数据输入单元、回写单元，以及模式控制模块；进而实现多比特数之间的乘法与乘累加运算。本发明解决现有存算电路无法同步计算和权重更新，不适用于神经网络处理的问题。
-
公开(公告)号：CN117674041A
公开(公告)日：2024-03-08
申请号：CN202311621786.4
申请日：2023-11-30
Applicant: 安徽大学 , 国网安徽省电力有限公司电力科学研究院
Abstract: 本发明公开了一种组合式高压直流断路器及其在多故障工况下的控制方法，断路器由两组快分开关、快合开关并联、三组H桥电力电子模块串联、一组谐振电容与电感、三组避雷器串联等部分构成。针对暂时性故障和永久性故障的2种故障处理，分析了单线路与双线路在2种故障情况下的控制方法，通过搭建仿真进行研究，验证了断路器控制方法的有效性与可行性。本发明可以有效应对多故障工况，快速切除故障电路、保护设备，提高柔直系统运行的安全性和可靠性。
-
公开(公告)号：CN116316490A
公开(公告)日：2023-06-23
申请号：CN202310086151.2
申请日：2023-01-17
Applicant: 安徽大学 , 国网安徽省电力有限公司电力科学研究院 , 国网安徽省电力有限公司
Abstract: 本发明公开了一种双向阻感型直流限流器及控制方法，包括主限流模块，辅助限流模块，双向通流支路，阻感限流支路，预充电支路，换流支路，耗能模块，本发明在直流系统发生短路故障时，可以限制任意方向的电流，能够快速响应抑制故障电流，既能有效限制故障电流上升速度，又能降低断路器动作时的直流故障电流峰值，缓解了电力电子开关器件的耐压能力，提高了断路器的经济性和可靠性。
-
公开(公告)号：CN116312670A
公开(公告)日：2023-06-23
申请号：CN202310161572.7
申请日：2023-02-24
Applicant: 安徽大学
Abstract: 本发明属于集成电路技术领域，具体涉及一种9T1C存算电路、乘累加运算电路、存内运算电路、芯片。9T1C存算电路具有数据读写保持功能和乘法运算功能；9T1C存算电路由6个NMOS管N0～N5，3个PMOS管P0～P2和1个电容C0构成。电路中的P0、N0、P1、N1构成交叉耦合结构，用于锁存数据；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为两个存储节点写通路；N4和P2构成传输门；N5作为计算控制端，C0作为传输电压差的电容。乘累加运算电路包括：由9T1C存算电路按列构成的运算阵列、字线组、位线组、输入信号线IL，输出信号线OL、列开关S和量化电路；并进一步构成存内运算电路，本发明相对现有方案提升了存算电路在功耗、稳定性、精度和运算效率等方面的表现。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.088 seconds)
