公开(公告)号：CN115051698B

公开(公告)日：2025-02-18

申请号：CN202210695673.8

申请日：2022-06-20

Applicant: 安徽大学

Inventor： 卢文娟 ,  王丽萍 ,  王志轩 ,  彭春雨 ,  赵强 ,  郝礼才 ,  戴成虎 ,  高珊 ,  吴秀龙 ,  陈军宁

IPC: H03K17/28 ,  H03K17/687

Abstract: 本发明涉及适用于低功耗芯片的延时电路、模块、芯片及延时方法。延时电路包括：缓冲器、级联的N个延时单元、N个漏电单元、N个负载电容。延时单元包括PMOS管PM1和NMOS管NM1，漏电单元包括PMOS管PM5。PM1的栅极和NM1的栅极连接并作为延时单元的输入端，PM1的源极和PM5的栅极连接，NM1的源极、负载电容的下极板和PM5的漏极连接，PM1的漏极、NM1的漏极、PM5的源极和负载电容的上极板连接作为延单元的输出端，缓冲器的输入端连接位于末级的延时单元的输出端。本发明在电压源上电或下电时，通过漏电单元自适应地及时将多余电荷泄放，从而保证正确的延时功能和延时大小。

公开(公告)号：CN119360924A

公开(公告)日：2025-01-24

申请号：CN202411958430.4

申请日：2024-12-30

Applicant: 安徽大学

Inventor： 蔺智挺 ,  吕婧 ,  戴成虎 ,  彭春雨 ,  卢文娟 ,  刘玉 ,  李鑫 ,  吴秀龙

IPC: G11C16/24 ,  G11C16/26 ,  G11C7/06

Abstract: 本发明涉及DRAM电路设计技术领域，具体涉及一种减小位线耦合电容影响的DRAM阵列电路及模块。本发明包括：目标阵列、参考阵列、奇行灵敏放大器SAk、偶行灵敏放大器SAj、奇行预充电路PREk、奇行开关Sbl,k、奇行开关Sblb,k。本发明将DRAM阵列电路的位线按照奇偶行进行划分，通过对奇行位线增设额外的预充电路、并配合奇行位线与奇行灵敏放大器进行接通或断开，实现奇偶读取；本发明的奇偶读取相较于传统DRAM阵列读取，能够大幅度降低DRAM阵列耦合电容的影响，显著提升DRAM阵列读取结果准确率。本发明解决了传统DRAM阵列电路进行读取时受位线耦合电容影响大的问题。

公开(公告)号：CN119356640A

公开(公告)日：2025-01-24

申请号：CN202411918331.3

申请日：2024-12-25

Applicant: 安徽大学

Inventor： 刘玉 ,  楼扬 ,  毛康康 ,  蔺智挺 ,  吴秀龙 ,  李鑫 ,  戴成虎 ,  彭春雨 ,  卢文娟 ,  周永亮 ,  郝礼才 ,  胡薇 ,  李志刚

IPC: G06F7/544 ,  G06F7/575 ,  G06N3/065

Abstract: 本发明属于集成电路领域，具体涉及一种随机计算的CIM电路及适于机器学习训练的MAC运算电路，该电路包括：存算阵列、随机量化电路、以及外围电路。其中，存算阵列采用具有数据存储和逻辑运算功能的SRAM阵列。随机量化电路包括随机电压生成器、孪生比较器阵列、随机累加电路和转码电路。随机电压生成器生成随机电压，孪生比较器阵列利用随机电压生成SRAM阵列输出的运算结果的随机比特流，随机累加电路根据各个随机比特流在随机域内实现乘积结果的累加；转码电路将最终结果的随机比特流转码为对应的数值。本发明还引入转置设计来实现更高效的全并行操作。本发明解决了现有各类采用全加器的CIM电路存在的面积效率较低和功耗较高的问题。

公开(公告)号：CN118487600B

公开(公告)日：2024-09-24

申请号：CN202410947080.5

申请日：2024-07-16

Applicant: 安徽大学

Inventor： 彭春雨 ,  李嘉祥 ,  关立军 ,  戴成虎 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: H03M1/10 ,  H03M1/46

Abstract: 本发明属于集成电路领域，具体涉及一种单端输入的精度可配置的SAR‑ADC及其芯片。支持对输入的信号电压按照不同的精度等级进行量化。该SAR‑ADC包括CDAC电容阵列、比较电路和异步逐次逼近逻辑电路三个部分，其中，CDAC电容阵列通过切换各个电容底极板的电压调整输出的参考电压VP的大小；比较电路采用带失调校准电路的两级比较器；异步逐次逼近逻辑电路用于对CDAC电容阵列的输出进行调整，并对比较电路的运行状态进行切换，进而使得整个电路对输出的信号电压的量化精度可以在3‑6bit的范围内进行自由配置。本发明解决了现有存内计算电路因依赖多种ADC电路来实现不同精度量化而带来的计算效率和功耗缺陷。

公开(公告)号：CN118298872A

公开(公告)日：2024-07-05

申请号：CN202410719768.8

申请日：2024-06-05

Applicant: 安徽大学

Inventor： 卢文娟 ,  王思民 ,  汪婷 ,  关立军 ,  蔺智挺 ,  陈军宁 ,  吴秀龙

IPC: G11C11/413 ,  G06F7/544 ,  G06F7/523

Abstract: 本发明属于集成电路技术领域，具体涉及一种输入权重比特位可配置的存内计算电路，以及对应的CIM芯片。该存内计算电路中包括：SRAM阵列、外围电路、关断控制模块、计算模块、传输控制模块、输入模块，以及输出模块。其中，SRAM阵列与外围电路配合能够实现SRAM电路的数据存储功能，而SRAM阵列配合其余各部分则可以实现多比特的带符号数和无符号数间的乘法运算。本发明中的计算单元和SRAM单元配合可以执行带符号数与单比特无符号数的乘法，通过挂载不同电容进行电荷分享又可以实现带符号数与多比特权重的乘法。电路工作原理与既有电路不同，并可以克服现有电路普遍存在的面积开销大，运算效率低、延迟和功耗较高的问题。

公开(公告)号：CN117713768B

公开(公告)日：2024-04-26

申请号：CN202410159994.5

申请日：2024-02-05

Applicant: 安徽大学

Inventor： 卢文娟 ,  陈江山 ,  彭春雨 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: H03K5/24 ,  H03M3/00

Abstract: 本发明涉及比较器设计技术领域，具体涉及一种互补输入比较器电路、模块。本发明公开了一种互补输入比较器电路，包括：开关部、输入部、电流源部、放大部、Buffer转换部一、Buffer转换部二。本发明电路的输入部采用了互补输入设计，增加了输入范围，能有效保证Sigma‑Delta ADC的输出信号不失真。本发明电路的电流源部给输入部进行电流分配，以保证输入部的正常工作。经过实验仿真，本发明的电路可以降低输入噪声、提高输出信号压摆率。本发明解决了现有交叉耦合比较器存在噪声偏大、压摆率偏低的问题。

公开(公告)号：CN116206650B

公开(公告)日：2024-02-13

申请号：CN202310091912.3

申请日：2023-01-17

Applicant: 安徽大学

Inventor： 彭春雨 ,  闫声远 ,  卢文娟 ,  周永亮 ,  戴成虎 ,  黎轩 ,  高珊 ,  吴秀龙 ,  蔺智挺

IPC: G11C11/412 ,  G11C11/419 ,  G06F7/57 ,  G06N3/063

Abstract: 本发明涉及存内计算技术领域，更具体的，涉及一种8T‑SRAM单元，基于该种8T‑SRAM单元的运算电路，以及基于该种运算电路构建的运算芯片。本发明提供的8T‑SRAM单元用于构建进行同或累加运算的电路，相较于现有的8T1C节省了电容，相较于现有的10T、12T节省了若干晶体管，可实现节省面积，提高能效的效果。本发明提供的8T‑SRAM单元相较于传统6T‑SRAM单元，增加了N5、N6的栅极分别连接出存储节点Q、QB，在读操作、计算操作中关闭字线WL，利用位线RBL、RBLB及字线IN、INB进行读取和计算，不再用写入数据的N3、N4进行数据读取，具有读写分离的特性，避免了传统6T‑SRAM读干扰，提高了单元的稳定性，也能保证单元的精确度。

公开(公告)号：CN114489155B

公开(公告)日：2024-01-30

申请号：CN202210018131.7

申请日：2022-01-07

Applicant: 安徽大学

Inventor： 赵梦怡 ,  彭春雨 ,  卢文娟 ,  郝礼才 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: G05D3/12 ,  F21S9/03 ,  F21V23/00 ,  H02S20/32 ,  F21W131/103

Abstract: 本发明公开了一种新型太阳能路灯追光装置，包括：方向角度调节部件、光强采集模块和控制器模块；太阳能电池板固定在方向角度调节部件的顶部；光强采集模块包括光强传感器和遮光板；太阳能电池板的四条边的外沿各安装一个光强传感器，太阳能电池板的四条边的边缘处对应光强传感器的位置各安装一个遮光板，对四个光强传感器采集的光强度数据进行比较，如果光强度数据相差大于预设的启动阈值，则驱动所述方向角度调节部件运动，带动所述太阳能电池板和所述光强采集模块进行方向角度调整，直至光强度数据相差不大于预设的启动阈值。本发明能使太阳光线时刻垂直照射在太阳能电池板上，提高了太阳能电池板的发电效率。

公开(公告)号：CN117271436A

公开(公告)日：2023-12-22

申请号：CN202311551254.8

申请日：2023-11-21

Applicant: 安徽大学

Inventor： 彭春雨 ,  王雅娜 ,  李嘉祥 ,  闫声远 ,  关立军 ,  施琦 ,  卢文娟 ,  蔺智挺 ,  吴秀龙

IPC: G06F15/78 ,  G11C7/18 ,  G11C11/413 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算时精度较低、功耗较大的问题。

公开(公告)号：CN116913342A

公开(公告)日：2023-10-20

申请号：CN202311176711.X

申请日：2023-09-13

Applicant: 安徽大学

Inventor： 强斌 ,  董琛 ,  高梦雅 ,  彭春雨 ,  卢文娟 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/412 ,  G06F15/78 ,  G11C7/18 ,  G11C8/14 ,  G11C11/417

Abstract: 本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。