利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

169 条记录 (耗时 0.017 秒)

    信息处理系统、输出控制装置以及数据生成装置
    71.
    发明公开
    信息处理系统、输出控制装置以及数据生成装置 有权

    公开(公告)号：CN103513646A

    公开(公告)日：2014-01-15

    申请号：CN201310254488.6

    申请日：2013-06-25

    申请人： 株式会社日立制作所

    发明人： 今本健二 ,  前川景示 ,  胜田敬一 ,  柴田直树 ,  酒井宪一 ,  作山秀夫 ,  渡部悌

    IPC分类号： G05B23/02

    CPC分类号： G06F11/0796 ,  G06F11/1641 ,  G06F11/1654

    摘要： 本发明提供一种信息处理系统、输出控制装置以及数据生成装置，多重系信息处理系统至少具有2个基于输入数据生成用于控制控制对象设备的控制数据的处理部，并且具有：1系的处理部，其输出基于输入数据而生成的1系的控制数据；2系的处理部，其输出利用2系固有的编码算法对基于输入数据而生成的2系的控制数据进行了编码的2系的码数据；和控制部，其接收1系的控制数据和2系的码数据，并且基于1系的控制数据与2系的码数据的正当性的验证结果，决定可否将1系的控制数据发送给控制对象设备。据此，解决在多重系信息处理系统中用于保障故障安全性的硬件的设计及其安装需要大量的时间和工夫这样的问题。

    用于在实时操作系统的实施中识别错误的方法
    72.
    发明公开
    用于在实时操作系统的实施中识别错误的方法 有权

    公开(公告)号：CN102591736A

    公开(公告)日：2012-07-18

    申请号：CN201110410036.3

    申请日：2011-12-09

    申请人： 西门子公司

    发明人： 奥托·尼塞尔

    IPC分类号： G06F11/07

    CPC分类号： G06F11/1687 ,  G06F11/1484 ,  G06F11/1487 ,  G06F11/1629 ,  G06F11/1641 ,  G06F11/1683 ,  G06F2201/805 ,  G06F2201/815

    摘要： 本发明涉及一种用于在实时操作系统的实施中识别错误的方法，其中实时操作系统的逻辑相同的实例(106；116)在共用的虚拟化环境中的第一处理器(520)的至少两个处理器核心(100；102)上并行地实施，其中系统管理程序(128)监测实例(106；116)的并行实施，其中在执行通过实例(106；116)引发的硬件访问时，通过系统管理程序将在对于每个实例(106；116)的硬件访问时传输的数据相互比较，其中，在传输的数据之间出现差别的情况下，或者在单方面的通过实例之一引发的硬件访问的情况下，通过系统管理程序(128)识别为是错误。

    通过逆处理的实时错误检测
    74.
    发明公开
    通过逆处理的实时错误检测 有权

    公开(公告)号：CN102402465A

    公开(公告)日：2012-04-04

    申请号：CN201110203150.9

    申请日：2011-07-20

    申请人： 英飞凌科技股份有限公司

    发明人： S.布鲁尔顿 ,  N.S.哈斯蒂

    IPC分类号： G06F11/00

    CPC分类号： G06F11/1641 ,  G06F11/1679 ,  G06F17/505 ,  G06F2217/14

    摘要： 本发明涉及通过逆处理的实时错误检测。公开了处理器、微处理器以及逻辑块系统和方法、错误检测系统和方法以及集成电路。在一个实施例中，一种基于逻辑的计算系统包括：第一处理芯；第二处理芯，根据第一处理芯来生成并且包括第一处理芯的反相逻辑等效物，使得第二处理芯的输出为第一处理芯的输出的互补；以及比较器逻辑，耦合成接收第一和第二处理芯的输出作为输入并且如果第二处理芯的输出不是第一处理器的输出的互补则提供错误输出。

    多处理器数据处理系统中的错误检测
    75.
    发明公开
    多处理器数据处理系统中的错误检测 失效

    公开(公告)号：CN102246155A

    公开(公告)日：2011-11-16

    申请号：CN200980149473.5

    申请日：2009-11-25

    申请人： 飞思卡尔半导体公司

    发明人： W·C·莫耶 ,  M·J·罗奇福特 ,  D·M·桑托

    IPC分类号： G06F15/163 ,  G06F9/46 ,  G06F9/30 ,  G06F11/00

    CPC分类号： G06F11/1641 ,  G06F11/1658 ,  G06F11/1687

    摘要： 提供了一种系统和方法。系统包括第一和第二处理器(12、14)和交叉信号通知接口(22)。第二处理器(14)以与所述第一处理器(12)锁定同步的方式执行指令。交叉信号通知接口(22)耦合在所述第一和第二处理器之间，用于向所述第二处理器(12)发送信号通知所述第一处理器(12)的非预期改变的状态和所述第一处理器(12)中的非预期改变的状态的位置，以便使得所述第二处理器(14)以与所述第一处理器(12)锁定同步的方式模拟所述非预期改变的状态。方法包括：在第一处理器(12)中执行指令；以与所述第一处理器(12)锁定同步的方式在第二处理器(14)中执行所述指令；检测所述第一处理器(12)中的错误状况；将关于所述错误状况的信息传输至所述第二处理器(14)；处理所述第一处理器(12)中的错误状况；以及使得所述第一和第二处理器以锁定同步的方式模拟所述错误状况。

    列车控制系统
    76.
    发明授权
    列车控制系统 失效

    公开(公告)号：CN100549972C

    公开(公告)日：2009-10-14

    申请号：CN200680016205.2

    申请日：2006-05-05

    申请人： 西门子公司

    发明人： 迈克尔·温格

    IPC分类号： G06F11/16 ,  G06F11/00

    CPC分类号： B61L15/0063 ,  G06F11/0796 ,  G06F11/1637 ,  G06F11/1641

    摘要： 本发明涉及一种列车控制系统，其具有多台非冗余安全车用计算机(A，B)，所述车用计算机相互独立地生成安全技术上的输出，例如驱动装置打开或锁止或门打开或锁止，用于这类列车控制系统的一种简单且安全的体系结构的特征在于，所述车用计算机(A，B)与冗余管理器相连，该冗余管理器设计为安全计算机，并且比较所述输出并根据逻辑准则向所述车用计算机(A，B)再确认或不再确认。

    纠正软错误的固件机制
    77.
    发明授权
    纠正软错误的固件机制 失效

    公开(公告)号：CN100489801C

    公开(公告)日：2009-05-20

    申请号：CN00819142.5

    申请日：2000-10-04

    申请人： 英特尔公司

    发明人： N·T·夸克

    IPC分类号： G06F11/16

    CPC分类号： G06F11/1641 ,  G06F11/165 ,  G06F11/1658 ,  G06F11/1679 ,  G06F2201/845

    摘要： 一种计算机系统，包括有双执行核心的处理器和存储错误恢复程序的非易失性存储器。当处理器处于冗余执行模式时处理器的执行核心同步操作，当处理器处于分离执行模式时它们独立地操作。当处理器在以冗余执行模式执行的同时检测到软错误时错误恢复程序被调用。错误恢复程序切换处理器到分离执行模式。在分离模式下，每个执行核心保存未损坏的处理器状态数据到指定的存储单元并用来自另一个执行核心的相应的处理器状态数据更新任何已损坏的数据。错误恢复程序返回处理器到冗余模式，用恢复的处理器状态数据初始化每个执行核心，并返回处理器的控制到检测到软错误时正在执行的程序线程。