-
公开(公告)号：CN103294557B
公开(公告)日：2018-04-27
申请号：CN201310052020.9
申请日：2006-03-15
申请人： 英特尔公司
发明人： 特里格威·福萨姆
CPC分类号： G06F9/5027 , G06F1/3203 , G06F1/3237 , G06F11/1629 , G06F11/2028 , G06F11/2043 , Y02D10/128
摘要： 公开了具有活动执行核心和非活动执行核心的多核处理器的实施例。在一个实施例中，一个装置包括在单个集成电路上具有多个执行核心的处理器以及多个核心标识寄存器。多个核心标识寄存器中的每一个对应于执行核心之一，用以标识该执行核心是否为活动的。
-
公开(公告)号：CN107402853A
公开(公告)日：2017-11-28
申请号：CN201710321135.1
申请日：2017-05-09
申请人： 罗伯特·博世有限公司
发明人： E.施洛特曼
IPC分类号： G06F11/16
CPC分类号： G06F11/14 , G06F11/16 , G06F11/1629
摘要： 本发明涉及一种主计算单元（12），其中主计算单元（12）被构造用于处理第一数据。在此，主计算单元（12）此外被构造用于请求由与主计算单元（12）不同的次计算单元（14）处理第一数据的至少一部分。此外，本发明涉及一种用于至少一个主计算单元（12）的控制单元（16），并且此外涉及一种计算设备（10）、尤其是微控制器（10），该微控制器具有至少一个主计算单元（12）。
-
公开(公告)号：CN103677749A
公开(公告)日：2014-03-26
申请号：CN201310416621.3
申请日：2013-09-13
申请人： 通用电气公司
IPC分类号： G06F9/30
CPC分类号： G06F9/30 , G06F9/30076 , G06F11/1484 , G06F11/1629 , G06F11/1683 , G06F11/1691 , G06F11/184 , G06F2201/88
摘要： 一种用于控制处理器指令执行的系统和方法。在一个示例中，一种用于控制由处理器执行的指令的总数量的方法包括命令处理器经由多个迭代迭代地执行指令直到经过预定时期。在迭代中的每个迭代中执行的指令的数量小于在迭代中的先前迭代中执行的指令的数量。方法还包括确定在预定时期期间执行的指令的总数量。
-
公开(公告)号：CN102365624B
公开(公告)日：2013-10-16
申请号：CN201080015511.0
申请日：2010-03-23
申请人： 飞思卡尔半导体公司
IPC分类号： G06F9/46 , G06F9/06 , G06F15/163
CPC分类号： G06F11/1679 , G06F11/1629 , G06F11/1695 , G06F11/3632
摘要： 一种系统包括第一处理器(12)、第二处理器(14)、被耦合到第一处理器的第一时钟(54)、以及被耦合到第一处理器和第二处理器的第三时钟(56)。第一处理器包括被耦合以接收第三时钟的调试电路(58)、被耦合以接收第一时钟的同步电路(48、43)，其中，同步电路接收用于进入调试模式的第一请求，并提供第一同步调试进入请求信号(51或25)，并且其中，所述第一同步调试进入请求信号相对于第一时钟是同步的；以及输入端，其用于从第二处理器接收第二同步调试进入请求信号(27)，其中，第一处理器等待进入调试模式，直至第一同步调试进入请求信号和第二同步调试进入请求信号两者被断言。
-
公开(公告)号：CN102495739A
公开(公告)日：2012-06-13
申请号：CN201110343640.9
申请日：2011-11-03
申请人： 中兴通讯股份有限公司
CPC分类号： G06F11/1629
摘要： 一种数据的兼容方法、板间消息的兼容方法及相应系统，所述数据兼容方法应用于采用主备倒换机制进行软件版本升级的过程中，在备用控制板下载了新版本软件后，包括：主用控制板和所述备用控制板分别提取本地数据库中各类结构体的结构体信息；所述结构体信息中至少包括对应结构体的长度信息；所述主用控制板将本地各类结构体的结构体信息发送给所述备用控制板；对于接收到的每一结构体信息，所述备用控制板分别与本地相应结构体的结构体信息进行比对，如不一致，则将所述主用控制板同步到本地的属于该结构体的数据扩展为该结构体在本地的长度后，再保存到该结构体在本地数据库的相应位置。采用本发明后，完全满足不中断业务进行数据兼容的要求。
-
公开(公告)号：CN108292252A
公开(公告)日：2018-07-17
申请号：CN201680070322.0
申请日：2016-12-29
申请人： 英特尔公司
发明人： E·乌尔德-阿迈德-瓦尔 , S·赛尔 , K·A·杜什 , C·R·扬特
CPC分类号： G06F11/079 , G06F9/3001 , G06F9/30036 , G06F9/30189 , G06F9/30196 , G06F9/3861 , G06F9/3889 , G06F9/455 , G06F11/0745 , G06F11/0751 , G06F11/0772 , G06F11/1608 , G06F11/1629 , G06F11/1641 , G06F15/8007
摘要： 描述了用于容错和检错的系统、方法和装置。例如，描述了一种装置，该装置包括：用于复制指令的输入源的电路；算术逻辑单元(ALU)电路，用于使用单指令多数据(SIMD)硬件、利用经复制的输入源来执行所述指令，以产生紧缩数据结果；以及比较电路，与所述ALU电路耦合，所述比较电路用于：评估所述紧缩数据结果，并且将单个数据结果输出到所述指令的目的地中。
-
公开(公告)号：CN108139959A
公开(公告)日：2018-06-08
申请号：CN201680057482.1
申请日：2016-09-29
申请人： 奥托立夫开发公司
CPC分类号： G06F11/2038 , G06F11/1629 , G06F11/2005 , G06F11/202 , G06F11/2028 , G06F13/00 , G06F15/17
摘要： 公开了一种车辆安全电子控制系统(8)，包括：第一微控制器(11)、第二微控制器(12)、和用于在所述微控制器(11，12)之间双向传递数据的处理器间通信路径(13)。该系统具有：处理器间通信的第一单工模式和处理器间通信的第二单工模式，在第一单工模式中所述第一微控制器(11)作为主微控制器以及所述第二微控制器(12)作为从微控制器，在所述第二单工模式中所述第二微控制器(12)作为主微控制器以及所述第一微控制器(11)作为从微控制器。设置模式选择装置(18-20)以在所述第一模式和所述第二模式之间选择和切换。
-
公开(公告)号：CN104718532A
公开(公告)日：2015-06-17
申请号：CN201380053613.5
申请日：2013-10-16
申请人： 大陆-特韦斯贸易合伙股份公司及两合公司
CPC分类号： B60T7/12 , G05B15/02 , G05D1/0055 , G06F9/544 , G06F11/1629 , G06F2201/845
摘要： 本发明涉及一种用于控制和/或调节至少一个机动车系统的电子控制单元(30)，包括至少一个集成的微控制器系统(34)，微控制器系统用于运行软件并具有至少两个微控制器单元(1、1')，每个微控制器单元运行至少一个独立的操作系统(5、5')，其中，设有至少一个接口(2)以用于在微控制器单元(1、1')之间交换信息，其特征在于，第一微控制器单元(1)这样设计，使得其对第一机动车系统、特别是机动车制动系统进行控制和/或调节，第二微控制器单元(1')这样设计，使得其能够借助于接口(2)为第一微控制器单元(1)提供用于控制和/或调节第一机动车系统的规定值。本发明还包括该电子控制单元的应用。
-
公开(公告)号：CN104346306A
公开(公告)日：2015-02-11
申请号：CN201410376666.7
申请日：2014-08-01
申请人： 英飞凌科技股份有限公司
CPC分类号： G06F11/0772 , G06F11/16 , G06F11/1637 , G06F11/1654 , G06F11/167 , G06F11/1675 , G06F11/2221 , G06F11/277 , G06F2201/845 , G06F11/1629 , G06F13/28
摘要： 本发明涉及高完整性DMA操作的系统和方法。用于直接存储器访问（DMA）操作的系统和方法提供用于：接收DMA请求程序；分派被接收的DMA请求程序到多个DMA引擎中的一个或多个用于处理被接收的DMA请求程序；并且如果被接收的DMA请求程序中的一个是安全请求程序，分派安全请求程序到多个DMA引擎中的至少两个DMA引擎用于处理安全请求程序，禁用用于耦合至少两个DMA引擎中的至少一个DMA引擎到存储器的总线接口，比较至少两个DMA引擎的输出，并且如果至少两个DMA引擎的输出的比较彼此不同，产生错误消息。
-
公开(公告)号：CN1834950B
公开(公告)日：2013-03-27
申请号：CN200610067781.1
申请日：2006-03-15
申请人： 英特尔公司
发明人： 特里格威·福萨姆
IPC分类号： G06F15/80
CPC分类号： G06F9/5027 , G06F1/3203 , G06F1/3237 , G06F11/1629 , G06F11/2028 , G06F11/2043 , Y02D10/128
摘要： 公开了具有活动执行核心和非活动执行核心的多核处理器的实施方案。在一个实施方案中，一个装置包括在单个集成电路上具有多个执行核心的处理器以及多个核心标识寄存器。多个核心标识寄存器中的每一个对应于执行核心之一，用以标识该执行核心是否为活动的。
-
-
-
-
-
-
-
-
-
搜索结果
31 条记录 (耗时 0.01 秒)
