公开(公告)号：CN110060972B

公开(公告)日：2024-02-23

申请号：CN201910196602.1

申请日：2013-09-27

Applicant: 英特尔公司

Inventor： C·H·华莱士 ,  P·A·尼许斯

IPC: H01L23/498 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L21/48 ,  H01L21/764 ,  H01L21/768

Abstract: 描述了用于后段(BEOL)互连的自对准过孔及插塞图案化。在示例中，一种用于集成电路的互连结构包括设置在衬底上方的所述互连结构的第一层。所述第一层包括第一方向上的交替的金属线和电介质线的格栅。所述互连结构的第二层设置在所述第一层上方。所述第二层包括第二方向上的交替的金属线和电介质线的格栅，所述第二方向垂直于所述第一方向。所述第二层的所述格栅的每条金属线设置在凹陷的电介质线上，所述凹陷的电介质线包括与所述互连结构的所述第一层的所述交替的金属线和电介质线对应的第一电介质材料和第二电介质材料的交替的相异区域。所述第二结构的所述格栅的每条电介质线包括与所述第一电介质材料和所述第二电介质材料的所述交替的相异区域相异的第三电介质材料的连续区域。

公开(公告)号：CN117577626A

公开(公告)日：2024-02-20

申请号：CN202210938552.1

申请日：2022-08-05

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 王晓东 ,  邹晓东 ,  钱蔚宏 ,  王西宁 ,  曲俊凡

IPC: H01L23/528 ,  H01L23/522 ,  H10N97/00 ,  H01L23/532

Abstract: 一种镶嵌在互连结构中的电容器及其形成方法，其中电容器包括：衬底；位于衬底上的第一电极层，第一电极层包括第一区、第二区和交界区；位于第一电极层上的高K介电层；位于高K介电层上的第二电极层，第二电极层包括第一电极部和第二电极部；位于第一电极层上的第一引线结构，第一引线结构与交界区连接。通过将第一引线结构与第一电极层的中间位置连接，能够有效降低流经第一电极层的电阻，使得电容器的品质因数增加。而且电容器的整体结构呈对称结构，使得电容器的容值趋于稳定，而且能够有效降低损耗，使得电容器的品质因数提升。另外在第二电极板尺寸固定的情况下，无需额外增加第一电极层的面积，进而不会使得器件结构的集成度降低。

公开(公告)号：CN117542830A

公开(公告)日：2024-02-09

申请号：CN202311312908.1

申请日：2023-10-11

Applicant: 九天智能科技(宁夏)有限公司 ,  巴丁赛微(南昌)科技有限公司

Inventor： 杨杰 ,  库溢

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明公开了一种半导体结构及其制备方法，涉及半导体技术领域，包括衬底，所述衬底的顶部固定连接有第一介电层，所述第一介电层的顶部固定连接有金属结构层，所述金属结构层包括附着膜，所述附着膜底面与第一介电层的顶面固定连接，所述附着膜的顶部固定连接有金属膜，所述金属膜的顶部固定连接阻抗膜。本发明通过在每两个相邻的金属结构层之间，第二介电层和介孔层合围的区域中形成低介电常数区，此区域具有较低的介电常数，能有效降低金属间的介电常数，并利用空心结构代替部分解电材料，这能有效降低金属间的介电常数，将半导体结构应用于后续工艺中，能减少寄生电容的产生，提高信号传输速度，降低集成电路的能耗。

公开(公告)号：CN117529809A

公开(公告)日：2024-02-06

申请号：CN202280042759.9

申请日：2022-06-14

Applicant: 美光科技公司

Inventor： S·萨卡尔

IPC: H01L23/532

Abstract: 一些实施例包含一种集成组合件，所述集成组合件具有从第二含石墨烯材料偏移的第一含石墨烯材料。所述第一含石墨烯材料包含第一石墨烯层堆叠，其中散布有第一金属。所述第二含石墨烯材料包含第二石墨烯层堆叠，其中散布有第二金属。导电互连件将所述第一及第二含石墨烯材料彼此耦合。

公开(公告)号：CN113506770B

公开(公告)日：2024-02-06

申请号：CN202110785513.8

申请日：2021-07-12

Applicant: 长鑫存储技术有限公司

Inventor： 王素丽

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/528 ,  H01L23/532

Abstract: 本发明公开了一种半导体器件的制备方法及半导体器件，其制备方法包括：在衬底表面形成隔绝层；在隔绝层形成凹槽，凹槽贯穿隔绝层；在凹槽内和隔绝层上形成保护层；在保护层上形成介质层；形成接触孔，接触孔分别贯穿保护层和介质层至衬底表面。本发明的半导体器件的制备方法不仅可用于化学气相沉积也可用于物理气相沉积中金属导线短路的工艺中。本发明的制备方法简单、易操作，还可以避免金属前介电层结构中的隔绝层与形成的磷酸接触，保护金属前介电层结构的完整性，从而防止隔绝层易被腐蚀导致半导体器件短路。

公开(公告)号：CN117497514A

公开(公告)日：2024-02-02

申请号：CN202311375115.4

申请日：2023-10-23

Applicant: 深圳市速普仪器有限公司

Inventor： 张小波 ,  李文举 ,  徐福勇

IPC: H01L23/528 ,  H01L21/768 ,  H01L23/532 ,  H01L23/00 ,  H01L21/3205 ,  H01L21/66

Abstract: 本申请涉及一种低应力半导体器件及其制备方法、电子器件。该低应力半导体器件包括多层膜结构，所述多层膜结构包括基底层和设置在所述基底层上的多个金属层；所述基底层为无机非金属基底，各所述金属层的材料选自同一种金属元素，任意相邻两个所述金属层的厚度之比为0.6~1.5。上述半导体器件包括特定的多层膜结构，该多层膜结构包括特定组成的基底层以及层叠设置在上述基底层上的多个金属层，能够有效分散金属层的应力、防止裂纹扩展，故可降低金属层的应力，缓解金属层的变形、开裂和脱模等问题，从而提高多层膜结构的质量，改善半导体器件的可靠性。

公开(公告)号：CN117461130A

公开(公告)日：2024-01-26

申请号：CN202280040901.6

申请日：2022-05-16

Applicant: 美光科技公司

Inventor： F·A·席赛克-艾吉

IPC: H01L25/065 ,  H01L23/00 ,  H01L23/532 ,  H01L23/535 ,  H01L23/538 ,  H01L23/528 ,  H01L23/522 ,  H01L25/18 ,  H01L27/105

Abstract: 一种微电子装置包括第一微电子装置结构及附接到所述第一微电子装置结构的第二微电子装置结构。所述第一微电子装置结构包括存储器阵列区，所述存储器阵列区包括堆叠结构，所述堆叠结构包括与绝缘结构层级竖直交错的导电结构层级，及在所述堆叠结构的横向末端处的阶梯结构。所述存储器阵列区进一步包括存储器单元的竖直堆叠，存储器单元的所述竖直堆叠中的至少一者包括：堆叠电容器结构，每一堆叠电容器结构包括由所述绝缘结构层级的至少一层级彼此竖直间隔的电容器结构；晶体管结构，每一晶体管结构可操作地耦合到电容器结构及耦合到所述导电结构层级的所述导电结构中的一者；及导电支柱结构，其竖直延伸穿过所述晶体管结构。所述第一微电子装置进一步包括在所述阶梯结构的台阶处与所述导电结构层级电连通的导电接触结构。所述第二微电子装置包括：控制逻辑装置，其经配置以实现用于存储器单元的所述竖直堆叠的控制操作的至少一部分；导电互连结构，其竖直延伸穿过一个氧化物材料且与所述导电接触结构电连通；及额外导电互连结构，其竖直延伸穿过所述氧化物材料且与存储器单元的所述竖直堆叠中的所述至少一者的所述导电支柱结构电连通。本公开还描述相关的微电子装置、电子系统及方法。

公开(公告)号：CN117410265A

公开(公告)日：2024-01-16

申请号：CN202310218296.3

申请日：2023-03-08

Applicant: 南亚科技股份有限公司

Inventor： 黄则尧

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本公开提供一种半导体元件以及该半导体元件的制备方法。该半导体元件包括一第一基底；一电容器结构，设置在该第一基底上并包括一暴露部；一接触结构，覆盖在该暴露部上；一辅助层设置在该接触结构与该暴露部之间；以及一接合结构，设置在该接触结构上。该辅助层包括锗或硅锗。

公开(公告)号：CN117334667A

公开(公告)日：2024-01-02

申请号：CN202310628041.4

申请日：2023-05-30

Applicant: 英特尔公司

Inventor： S·莫雷因 ,  R·V·马哈詹 ,  P·马吉

IPC: H01L23/528 ,  H01L23/522 ,  H01L23/532 ,  H01L25/065 ,  H10B80/00 ,  H01L23/538

Abstract: 本文公开了微电子组件以及相关的设备和方法。在一些实施例中，微电子组件可以包括：竖直堆叠的多个管芯；延伸穿过多个管芯的电介质材料的沟槽；延伸穿过电介质材料的沟槽的导电过孔；以及位于多个管芯和导电过孔之间的多个导电通路，其中，导电通路中的各个导电通路电耦合到导电过孔并电耦合到多个管芯中的各个管芯，并且其中，多个导电通路中的各个导电通路具有包括第一材料的第一部分和包括不同于第一材料的第二材料的第二部分。

公开(公告)号：CN117316866A

公开(公告)日：2023-12-29

申请号：CN202311338888.5

申请日：2023-10-16

Applicant: 武汉新芯集成电路制造有限公司

Inventor： 朱奎

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/522 ,  H01L23/532

Abstract: 本发明提供一种半导体器件及其制造方法，半导体器件的制造方法包括：提供一衬底，所述衬底上形成有晶体管和第一绝缘介质层，所述第一绝缘介质层覆盖所述晶体管；于所述晶体管上方的第一绝缘介质层中形成牺牲层；形成第二绝缘介质层于所述第一绝缘介质层上，且所述第二绝缘介质层覆盖所述牺牲层；刻蚀所述第二绝缘介质层，以形成暴露出部分所述牺牲层的第一气隙，所述第一气隙的宽度小于所述牺牲层的宽度；去除所述牺牲层，以形成第二气隙；形成第三绝缘介质层将所述第一气隙封口。本发明的技术方案使得半导体器件的寄生电容得到降低。