公开(公告)号：CN103633029A

公开(公告)日：2014-03-12

申请号：CN201210310953.9

申请日：2012-08-28

申请人： 中国科学院微电子研究所

发明人： 钟汇才 ,  梁擎擎 ,  杨达 ,  赵超

IPC分类号： H01L21/8244 ,  H01L21/28 ,  H01L27/11

CPC分类号： H01L27/088 ,  H01L21/265 ,  H01L21/26506 ,  H01L21/32155 ,  H01L21/82345 ,  H01L27/0207 ,  H01L27/11 ,  H01L29/0649 ,  H01L29/401 ,  H01L27/1052 ,  H01L21/28 ,  H01L27/1104 ,  H01L29/42356

摘要： 本发明提供了一种半导体结构的制造方法，该方法包括：一种半导体结构的制造方法，包括：a）在衬底上形成在一方向上延伸的栅极线；b）形成覆盖半导体结构的光刻胶层，对该光刻胶层构图形成跨所述栅极线的开口；c）通过所述开口将离子注入所述栅极线中，使所述栅极线在开口处绝缘。本发明在形成电隔离的栅极时，保留了完整的栅极线，在接下来形成介质层的过程中不会导致现有技术中的缺陷，保证了半导体器件的质量。此外本发明还提供了一种根据本发明提供的方法形成的半导体结构。

公开(公告)号：CN102130063B

公开(公告)日：2014-03-12

申请号：CN201010034166.7

申请日：2010-01-13

申请人： 中国科学院微电子研究所

发明人： 钟汇才 ,  梁擎擎

IPC分类号： H01L21/8242 ,  H01L27/108

摘要： 本申请公开了一种半导体器件及其制作方法。该方法包括：提供第一半导体衬底，该第一半导体衬底包括彼此相对的第一表面和第二表面；在第二表面上形成沟槽，并通过该沟槽制作电容器；提供第二半导体衬底，使其从第一半导体衬底的第二表面一侧与第一半导体衬底相接合；以及在第一表面上形成该半导体器件的其他部件。根据本发明的方法，能够容易地在半导体衬底中形成沟槽，从而制作大电容的电容器。

公开(公告)号：CN102315267B

公开(公告)日：2013-12-25

申请号：CN201010223858.6

申请日：2010-07-01

申请人： 中国科学院微电子研究所

发明人： 朱慧珑 ,  梁擎擎

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L29/785 ,  H01L29/66795 ,  H01L29/66803

摘要： 一种半导体器件，包括，半导体基体，所述半导体基体位于绝缘层上；第二栅极，所述第二栅极位于所述绝缘层上并至少部分嵌入所述半导体基体中。一种半导体器件的形成方法，包括：在绝缘层上形成半导体基底；在所述半导体基底内形成空腔，所述空腔暴露所述绝缘层；形成第二栅极，至少部分所述第二栅极填充所述空腔。利于减小短沟道效应、源漏区电阻及寄生电容。

公开(公告)号：CN102157437B

公开(公告)日：2013-12-25

申请号：CN201010111076.3

申请日：2010-02-11

申请人： 中国科学院微电子研究所

发明人： 钟汇才 ,  梁擎擎 ,  尹海洲 ,  朱慧珑

IPC分类号： H01L21/768 ,  H01L21/8238

摘要： 本发明涉及半导体结构的形成方法，本发明通过分开刻蚀栅极区和源/漏区，以分别形成栅极接触孔和源/漏极接触孔，避免了由于栅极和源/漏极之间的高度差造成的接触孔一并形成的困难，使得接触孔的形成变得更为容易。并且提出包含光刻和金属填充工艺的双重镶嵌法(dual damascene processing)，用以接触孔的刻蚀和填充，从而实现接触孔和连接接触孔的第一层金属区的形成工艺的集成。

公开(公告)号：CN102244031B

公开(公告)日：2013-11-06

申请号：CN201010175815.5

申请日：2010-05-14

申请人： 中国科学院微电子研究所

发明人： 钟汇才 ,  梁擎擎

IPC分类号： H01L21/768 ,  H01L21/8234 ,  H01L21/28 ,  H01L23/532

CPC分类号： H01L21/76897 ,  H01L21/76831 ,  H01L29/41783 ,  H01L29/6653 ,  H01L29/6656

摘要： 一种接触孔的形成方法，包括：在衬底上形成栅极、侧墙、牺牲侧墙、源区和漏区，所述侧墙环绕所述栅极，所述牺牲侧墙覆盖所述侧墙，所述源区和漏区嵌于所述衬底内并位于所述栅极的两侧；形成层间介质层，并使所述层间介质层暴露所述栅极、侧墙和牺牲侧墙；去除所述牺牲侧墙，以形成接触空间，所述牺牲侧墙材料与所述栅极、侧墙和层间介质层的材料不同；形成导电层，所述导电层填充所述接触空间；断开所述导电层，以形成至少两个导电体，各所述导电体分别接于所述源区或漏区。一种接触孔，所述接触孔和栅极、侧墙均形成于衬底上并嵌入层间介质层中，所述接触孔的侧面接于所述侧墙。还提供了一种半导体器件及其形成方法。均可减少应用的掩模的数目。

公开(公告)号：CN102299092B

公开(公告)日：2013-10-30

申请号：CN201010215165.2

申请日：2010-06-22

申请人： 中国科学院微电子研究所

发明人： 钟汇才 ,  梁擎擎 ,  尹海洲 ,  朱慧珑

IPC分类号： H01L21/762 ,  H01L29/78 ,  H01L27/088

CPC分类号： H01L29/66636 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/165 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7848

摘要： 一种半导体器件的形成方法，包括：在半导体衬底上形成至少一个栅堆叠结构和夹于各所述栅堆叠结构之间的层间材料层；确定隔离区区域并去除位于所述区域内的所述层间材料层和部分高度的所述半导体衬底，以形成凹槽；去除位于所述区域内承载所述栅堆叠结构的所述半导体衬底；以绝缘材料填充所述凹槽。还提供了一种半导体器件。可减小隔离区的面积。

公开(公告)号：CN103367392A

公开(公告)日：2013-10-23

申请号：CN201210084498.5

申请日：2012-03-27

申请人： 中国科学院微电子研究所

发明人： 钟汇才 ,  赵超 ,  梁擎擎

IPC分类号： H01L29/04 ,  H01L29/06 ,  H01L21/762

摘要： 本发明的一个方面，提供一种绝缘体上半导体结构，包括：衬底(100)；晶体介质层(101)，其形成于所述衬底上；晶体器件层(102)，其形成于所述晶体介质层(101)上。相应地，本发明还提供了一种绝缘体上半导体的制造方法，该方法包括以下步骤：提供衬底(100)；在所述衬底(100)上形成晶体介质层(101)；在所述晶体介质层(101)上形成晶体器件层(102)。本发明使用体衬底或者SOI衬底作为基底，之后形成晶体介质层和晶体器件层，节约了材料，降低了成本；且本发明中的晶体介质层直接形成于衬底表面，可以减小晶体介质层的缺陷，提高SOI的质量。

公开(公告)号：CN102347234B

公开(公告)日：2013-09-18

申请号：CN201010241036.0

申请日：2010-07-29

申请人： 中国科学院微电子研究所

发明人： 钟汇才 ,  梁擎擎

IPC分类号： H01L21/336 ,  H01L21/20 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/78 ,  H01L21/76229 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/66651 ,  H01L29/7831

摘要： 本发明提出一种半导体器件结构及其制造方法，该方法包括：提供半导体衬底；在所述半导体衬底表面形成第一绝缘层；嵌入所述第一绝缘层和半导体衬底形成浅沟槽隔离；嵌入所述第一绝缘层和所述半导体衬底形成条状凹槽；在所述凹槽内形成沟道区；形成所述沟道区上的栅堆叠线以及所述沟道区两侧的源/漏区。本发明的实施例适用于半导体器件的制造。

公开(公告)号：CN102222692B

公开(公告)日：2013-06-12

申请号：CN201010147601.7

申请日：2010-04-14

申请人： 中国科学院微电子研究所

发明人： 朱慧珑 ,  梁擎擎 ,  骆志炯 ,  尹海洲

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/10

CPC分类号： H01L29/7834 ,  H01L29/045 ,  H01L29/105 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/66651

摘要： 本申请公开了一种半导体器件及其制造方法，该半导体器件包括：半导体衬底；形成于所述半导体衬底上的外延的第一半导体层；形成于所述半导体衬底上的外延的第二半导体层，第一半导体层环绕第二半导体层；所述第一半导体层上形成的源/漏区；所述第二半导体层上形成的高k栅介质层和栅极导体；其中，所述第一半导体层和第二半导体层的侧壁为倾斜接触，并且所述第二半导体层下方通过刻蚀阻挡层与所述半导体衬底接触。该半导体器件可以利用高迁移率的沟道区提供高输出电流和高工作速度，同时降低功耗。

公开(公告)号：CN102254818B

公开(公告)日：2013-05-01

申请号：CN201010183446.4

申请日：2010-05-19

申请人： 中国科学院微电子研究所

发明人： 梁擎擎 ,  钟汇才 ,  朱慧珑

IPC分类号： H01L21/329 ,  H01L21/28 ,  H01L29/861 ,  H01L29/417

CPC分类号： H01L29/8611 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/20 ,  H01L29/6603 ,  H01L29/6606 ,  H01L29/6609 ,  H01L29/66128 ,  H01L29/66204 ,  H01L29/861

摘要： 一种半导体结型二极管器件结构及其制造方法，所述二极管器件结构的栅极直接形成于衬底上，在半导体衬底内形成PN结，并在栅极上形成第一接触，在栅极两侧的掺杂区上形成第二接触，所述第一和第二接触充当二极管器件的两极，这种结构的二极管器件所用的面积小，而且其形成工艺可以集成于MOSFET器件的后栅集成工艺中，不需要额外的掩膜和费用，具有很高的集成度。