-
公开(公告)号：CN102544098B
公开(公告)日：2014-10-01
申请号：CN201010618284.2
申请日：2010-12-31
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/10 , H01L29/51 , H01L21/336 , H01L21/28
CPC分类号： H01L29/4983 , H01L29/66545 , H01L29/66553 , H01L29/6656 , H01L29/78 , H01L29/7845
摘要： 一种MOS晶体管及其形成方法，所述MOS晶体管包括：半导体衬底；位于所述半导体衬底上的栅堆叠结构，所述栅堆叠结构包括依次位于所述半导体衬底上的栅介质层和栅电极；源区和漏区，位于所述栅堆叠结构两侧的半导体衬底中；牺牲金属侧墙，位于所述栅堆叠结构的侧壁，且具有张应力或压应力。本发明有利于降低等效氧化层厚度，增强器件一致性，提高载流子迁移率，增强器件性能。
-
公开(公告)号：CN103915321A
公开(公告)日：2014-07-09
申请号：CN201210543567.4
申请日：2013-01-06
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/28 , H01L29/423
CPC分类号： H01L21/823437 , H01L21/26533 , H01L21/28176 , H01L21/823468 , H01L27/088 , H01L29/0653 , H01L29/4238 , H01L29/78
摘要： 本发明提供了一种半导体结构的制造方法，该方法包括：a）在衬底上形成在一方向上延伸的栅极线；b）形成覆盖半导体结构的光刻胶层，对该光刻胶层构图形成跨所述栅极线的开口；c）通过在开口内形成自组装共聚物，将所述开口缩小；d）通过所述开口切断所述栅极线中，使所述栅极线在开口处绝缘。本发明通过在光刻胶层的开口的内壁上形成增加层，减小了在栅宽方向上所述开口相对两壁之间的距离，即减小了同一直线上相邻电隔离的栅极的端部之间的距离，因此节约了面积，提高了半导体器件的集成度。此外本发明还提供了一种根据本发明提供的方法形成的半导体结构。
-
公开(公告)号：CN102544098A
公开(公告)日：2012-07-04
申请号：CN201010618284.2
申请日：2010-12-31
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/10 , H01L29/51 , H01L21/336 , H01L21/28
CPC分类号： H01L29/4983 , H01L29/66545 , H01L29/66553 , H01L29/6656 , H01L29/78 , H01L29/7845
摘要： 一种MOS晶体管及其形成方法，所述MOS晶体管包括：半导体衬底；位于所述半导体衬底上的栅堆叠结构，所述栅堆叠结构包括依次位于所述半导体衬底上的栅介质层和栅电极；源区和漏区，位于所述栅堆叠结构两侧的半导体衬底中；牺牲金属侧墙，位于所述栅堆叠结构的侧壁，且具有张应力或压应力。本发明有利于降低等效氧化层厚度，增强器件一致性，提高载流子迁移率，增强器件性能。
-
公开(公告)号：CN103633029B
公开(公告)日：2016-11-23
申请号：CN201210310953.9
申请日：2012-08-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/8244 , H01L21/28 , H01L27/11
CPC分类号： H01L27/088 , H01L21/265 , H01L21/26506 , H01L21/32155 , H01L21/82345 , H01L27/0207 , H01L27/11 , H01L29/0649 , H01L29/401
摘要： 本发明提供了一种半导体结构的制造方法，该方法包括：一种半导体结构的制造方法，包括：a）在衬底上形成在一方向上延伸的栅极线；b）形成覆盖半导体结构的光刻胶层，对该光刻胶层构图形成跨所述栅极线的开口；c）通过所述开口将离子注入所述栅极线中，使所述栅极线在开口处绝缘。本发明在形成电隔离的栅极时，保留了完整的栅极线，在接下来形成介质层的过程中不会导致现有技术中的缺陷，保证了半导体器件的质量。此外本发明还提供了一种根据本发明提供的方法形成的半导体结构。
-
公开(公告)号：CN103633029A
公开(公告)日：2014-03-12
申请号：CN201210310953.9
申请日：2012-08-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/8244 , H01L21/28 , H01L27/11
CPC分类号： H01L27/088 , H01L21/265 , H01L21/26506 , H01L21/32155 , H01L21/82345 , H01L27/0207 , H01L27/11 , H01L29/0649 , H01L29/401 , H01L27/1052 , H01L21/28 , H01L27/1104 , H01L29/42356
摘要： 本发明提供了一种半导体结构的制造方法，该方法包括：一种半导体结构的制造方法，包括：a）在衬底上形成在一方向上延伸的栅极线；b）形成覆盖半导体结构的光刻胶层，对该光刻胶层构图形成跨所述栅极线的开口；c）通过所述开口将离子注入所述栅极线中，使所述栅极线在开口处绝缘。本发明在形成电隔离的栅极时，保留了完整的栅极线，在接下来形成介质层的过程中不会导致现有技术中的缺陷，保证了半导体器件的质量。此外本发明还提供了一种根据本发明提供的方法形成的半导体结构。
-
公开(公告)号：CN102820228A
公开(公告)日：2012-12-12
申请号：CN201110155636.X
申请日：2011-06-10
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L21/266
CPC分类号： H01L29/66537 , H01L21/26586 , H01L29/1083 , H01L29/66492 , H01L29/66545 , H01L29/6659 , H01L29/66659 , H01L29/7835
摘要： 一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成伪栅结构以及围绕所述伪栅结构的侧墙；以所述伪栅结构和所述侧墙为掩模，在所述栅极结构两侧且嵌入所述半导体衬底内形成源/漏区；在所述半导体衬底的上表面形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；去除所述伪栅结构的至少一部分，以在所述侧墙间形成沟槽；以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；在所述沟槽内依次形成栅介质层和金属栅极。本发明阻止了晕环注入的离子进入源/漏区内，减小了源/漏结电容；非对称晕环注入区域可以减小半导体器件的静态功率损耗。
-
公开(公告)号：CN103682088A
公开(公告)日：2014-03-26
申请号：CN201210331129.1
申请日：2012-09-10
申请人： 中国科学院微电子研究所
IPC分类号： H01L45/00
摘要： 本发明涉及一种制造交叉点器件的方法，包括：提供半导体衬底；依次沉积第一金属层、存储器单元层以及第一硬掩膜层；利用相互平行且沿第一方向延伸的第一图案化聚合物作为掩膜，图案化所述第一硬掩膜层、存储器单元层以及第一金属层；去除第一图案化聚合物；沉积第一电介质层并平坦化以露出存储器单元层；依次沉积第二金属层以及第二硬掩膜层；利用相互平行且沿与第一方向垂直的第二方向延伸的第二图案化聚合物作为掩膜，图案化所述第二硬掩膜层、第二金属层以及存储器单元层；去除第二图案化聚合物；以及沉积第二电介质层并平坦化以露出第二金属层。
-
公开(公告)号：CN103632972A
公开(公告)日：2014-03-12
申请号：CN201210304223.8
申请日：2012-08-23
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/08 , H01L29/78
CPC分类号： H01L29/7845 , H01L29/0688 , H01L29/0847 , H01L29/165 , H01L29/401 , H01L29/4175 , H01L29/66636 , H01L29/7848 , H01L29/66568 , H01L29/0856 , H01L29/0873
摘要： 本发明提供一种半导体结构的制造方法，该方法包括以下步骤：提供一个衬底，在所述衬底上形成栅堆叠，并在所述衬底之中形成源/漏区；刻蚀所述源/漏区，以形成沟槽；在刻蚀后的所述源/漏区的表面上形成接触层；在所述沟槽内形成应力产生材料层；沉积层间介质层，并形成与所述应力产生材料相接触的接触塞。相应地，本发明还提供一种半导体结构。本发明通过刻蚀源/漏区形成沟槽，以增加所述源/漏区暴露的区域，然后在所述源/漏区的表面上形成接触层，并在所述沟槽内填充应力产生材料，在有效地减小了源/漏区与接触层之间接触电阻的同时，还向沟道中引入了应力，改善了沟道中载流子的迁移率，从而提高了半导体结构的性能。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.031 秒)
