公开(公告)号：CN105789274B

公开(公告)日：2019-08-16

申请号：CN201410803489.6

申请日：2014-12-22

申请人： 台湾积体电路制造股份有限公司

发明人： 林志雄 ,  张嘉德 ,  徐帆毅 ,  许秉诚

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/4966 ,  H01L21/28088 ,  H01L21/32134 ,  H01L21/32139 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/7851

摘要： 本发明提供了半导体结构，该半导体结构包括具有表面的半导体层和位于半导体层的表面上方的限定金属栅极的层间电介质(ILD)。该金属栅极包括高k介电层、覆盖层和功函金属层。远离覆盖层的拐角的覆盖层侧壁的厚度基本上薄于覆盖层底部的中心周围的厚度。本发明提供了制造半导体结构的方法。该方法包括：形成金属栅极凹槽，形成高k介电层，形成第一覆盖层，在第一覆盖层上形成第二覆盖层，去除或减薄第一覆盖层侧壁，以及去除第二覆盖层。

公开(公告)号：CN109427773A

公开(公告)日：2019-03-05

申请号：CN201710761591.8

申请日：2017-08-30

申请人： 联华电子股份有限公司

发明人： 周玲君 ,  李坤宪

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L21/8234

CPC分类号： H01L29/7848 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823481 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66636

摘要： 本发明公开一种半导体结构及其制造方法。半导体结构包括：基底、多个第一栅极结构、多个第二栅极结构、第一应变区域及第二应变区域。基底具有第一区域与第二区域。第一栅极结构设置在该基底上的该第一区域内。第二栅极结构，设置在该基底上的该第二区域内。第一应变区域形成在该基底中，距离该多个第一栅极结构的相邻一个有第一距离。第二应变区域形成在该基底中，距离该多个第二栅极结构的相邻一个有第二距离，其中该第二距离大于该第一距离。

公开(公告)号：CN109148279A

公开(公告)日：2019-01-04

申请号：CN201810626640.1

申请日：2018-06-15

申请人： 恩智浦美国有限公司

发明人： 拉马·I·赫格德

IPC分类号： H01L21/28

CPC分类号： H01L21/28255 ,  B81C1/00238 ,  B81C2203/035 ,  H01L21/02181 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28229 ,  H01L21/28562 ,  H01L21/76898 ,  H01L29/495 ,  H01L29/517 ,  H01L29/6656

摘要： 提供一种去除氧化物层的方法。金属层沉积在形成于锗衬底的顶表面处的氧化物层上。金属氧化物层沉积在所述金属层上。所述金属氧化物层包括与所述金属层相同的金属材料。所述金属层和所述氧化物层反应并且与所述金属氧化物层组合以在退火处理期间形成介电层。在所述退火处理期间，所述氧化物层与所述金属层反应并且被去除。

公开(公告)号：CN108987261A

公开(公告)日：2018-12-11

申请号：CN201710403145.X

申请日：2017-06-01

申请人： 联华电子股份有限公司

发明人： 张振海

IPC分类号： H01L21/027 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/42324 ,  H01L21/823425 ,  H01L21/823468 ,  H01L27/088 ,  H01L29/401 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7847 ,  H01L21/027 ,  H01L29/6656 ,  H01L29/7831

摘要： 本发明公开一种半导体结构及其制造方法，其中上述半导体结构包括基底与多个栅极结构。栅极结构设置于基底上。每个栅极结构包括栅极、第一间隙壁与第二间隙壁。栅极设置于基底上。第一间隙壁设置于栅极的侧壁上。第二间隙壁设置于第一间隙壁上。在相邻两个栅极结构之间的区域中，多个第一间隙壁彼此分离，多个第二间隙壁彼此分离，且每个第二间隙壁的上部具有凹陷。上述半导体结构可用以形成良好的金属硅化物。

公开(公告)号：CN108962754A

公开(公告)日：2018-12-07

申请号：CN201710355767.X

申请日：2017-05-19

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 赵猛

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/08

CPC分类号： H01L29/7848 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/308 ,  H01L21/31111 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/456 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/785 ,  H01L29/66795

摘要： 本发明公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，其包括：衬底和在衬底上的栅极结构；栅极结构包括：栅极电介质层、栅极和在栅极两侧的侧壁上的间隔物层；对衬底进行刻蚀以形成分别在栅极结构两侧的第一凹陷和第二凹陷；对间隔物层的在栅极至少一侧的侧壁上的部分进行刻蚀以露出衬底的至少一部分；形成填充第一凹陷的源极和填充第二凹陷的漏极；源极包括在第一凹陷中的第一源极部分和在第一源极部分上的第二源极部分，漏极包括在第二凹陷中的第一漏极部分和在第一漏极部分上的第二漏极部分；第二源极部分和第二漏极部分中的至少一个覆盖衬底的被露部分。本发明增大了源极或漏极与沟道区的接触电阻。

公开(公告)号：CN108807270A

公开(公告)日：2018-11-13

申请号：CN201711339166.6

申请日：2017-12-14

申请人： 台湾积体电路制造股份有限公司

发明人： 李春霆 ,  吴璧雰 ,  卢仁祥 ,  张志豪

IPC分类号： H01L21/8234 ,  H01L21/336 ,  H01L27/088

CPC分类号： H01L29/66545 ,  H01L21/2815 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/785

摘要： 方法包括形成在隔离区域之上延伸的鳍。在鳍上方形成具有第一侧壁和与第一侧壁相对的第二侧壁的牺牲栅极堆叠件。在牺牲栅极堆叠件的第一侧壁上形成第一间隔件。在牺牲栅极堆叠件的第二侧壁上形成第二间隔件。在牺牲栅极堆叠件、第一间隔件和第二间隔件上方形成其中具有开口的图案化掩模层。图案化掩模层沿着第一间隔件的顶面和侧壁延伸。第二间隔件通过图案化掩模层中的开口暴露。使用图案化掩模层、牺牲栅极堆叠件、第一间隔件和第二间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中外延生长源极/漏极区域。本发明的实施例还涉及FinFET器件及其形成方法。

公开(公告)号：CN108281485A

公开(公告)日：2018-07-13

申请号：CN201710011110.1

申请日：2017-01-06

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 赵猛

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/02164 ,  H01L21/047 ,  H01L21/26586 ,  H01L21/76802 ,  H01L29/1045 ,  H01L29/165 ,  H01L29/66492 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7848 ,  H01L29/785

摘要： 本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；在衬底上形成伪栅极结构；分别在伪栅极结构两侧的衬底中形成源区和漏区，源区和漏区中具有源漏掺杂离子；在源区和漏区上形成介质层，介质层覆盖所述伪栅极结构侧壁；去除伪栅极结构，在介质层中形成开口；对开口底部的衬底进行第一离子注入或第二离子注入，或者对开口底部的衬底进行第一离子注入和第二离子注入；第一离子注入的方向朝向源区，在开口底部的衬底中注入第一阻挡离子，形成第一阻挡层；第二离子注入的方向朝向所述漏区，在开口底部的衬底中注入第二阻挡离子，形成第二阻挡层。所述方法能够降低所形成半导体结构的短沟道效应。

公开(公告)号：CN108269850A

公开(公告)日：2018-07-10

申请号：CN201711271274.4

申请日：2017-12-05

申请人： 台湾积体电路制造股份有限公司

发明人： 李昆穆 ,  陈两仪 ,  萧文助

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06

CPC分类号： H01L29/785 ,  H01L21/76829 ,  H01L29/0649 ,  H01L29/6656 ,  H01L29/66795

摘要： 一种半导体器件包括在半导体器件的沟道区域上方形成的栅极结构、与沟道区域相邻的源极/漏极区域、以及源极/漏极区域上方的导电接触层。源极/漏极区域包括具有第一材料组成的第一外延层和在第一外延层上方形成的第二外延层。第二外延层具有不同于第一材料组成的第二材料组成。导电接触层与第一外延层和第二外延层接触。导电接触层的底部位于第一外延层的最上部下方。本发明实施例涉及一种半导体器件及其制造方法。

公开(公告)号：CN104835838B

公开(公告)日：2018-07-10

申请号：CN201410406683.0

申请日：2014-08-18

申请人： 台湾积体电路制造股份有限公司

发明人： 何伟硕 ,  江宗育 ,  张家铭 ,  林俊铭

IPC分类号： H01L29/423 ,  H01L21/28

CPC分类号： H01L21/823456 ,  H01L21/0273 ,  H01L21/28008 ,  H01L21/28123 ,  H01L21/283 ,  H01L21/31051 ,  H01L21/31144 ,  H01L21/32133 ,  H01L21/32139 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76897 ,  H01L21/823475 ,  H01L27/088 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659

摘要： 本发明提供了具有不同宽度的栅极结构及其制造方法。提供了半导体器件结构及其制造方法的实施例。半导体器件结构包括衬底和形成在衬底上方的第一金属栅极结构。第一金属栅极结构具有第一宽度。半导体器件结构进一步包括邻近第一金属栅极结构形成的第一接触件以及形成在衬底上方的第二金属栅极结构。第二金属栅极结构具有小于第一宽度的第二宽度。半导体器件结构进一步包括形成在第二金属栅极结构上方的绝缘层和自对准到第二金属栅极结构的第二接触件。

公开(公告)号：CN104701177B

公开(公告)日：2018-07-10

申请号：CN201310673659.9

申请日：2013-12-10

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 赵猛

IPC分类号： H01L21/336

CPC分类号： H01L29/7842 ,  H01L21/425 ,  H01L29/0619 ,  H01L29/66477 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： 一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有栅极结构；在所述栅极结构两侧的衬底内形成第一掺杂区；在所述栅极结构两侧的衬底内形成应力层，所述应力层的厚度小于第一掺杂区的深度，所述第一掺杂区的底部包围所述应力层的底部，所述应力层内具有第二掺杂区，所述第二掺杂区和第一掺杂区构成源区和漏区。所形成的晶体管性能提高。