利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

1543 条记录 (耗时 0.035 秒)

    具有多个移位寄存器功能性的单个存储器
    82.
    发明授权
    具有多个移位寄存器功能性的单个存储器 失效 转让

    公开(公告)号：CN100485601C

    公开(公告)日：2009-05-06

    申请号：CN200480018676.8

    申请日：2004-06-30

    申请人： NXP股份有限公司

    发明人： 谢尔盖·萨维兹基 ,  科内利斯·H·范贝尔克

    IPC分类号： G06F5/06

    CPC分类号： G06F5/10

    摘要： 本发明涉及包括具有可以通过相应地址范围(AS1至ASz)寻址的至少两个预定寄存器存储区的存储器(EM)以及至少一个用于提供对所述存储器(EM)访问的访问端口(P1至PZ)。此外，提供访问控制装置(A)，用于寻址所述存储器(EM)，以便使所述寄存器存储区用作移位寄存器，并且将所述至少一个访问端口(P1至PZ)的移位寄存器访问映射到所述存储器(EM)的整个地址空间的预定地址。这样，可以在单个可寻址的存储器件中组合多个FIFO存储器。该实施在功耗和面积方面是有利的。此外，通过引入缓冲存储器，可以由相同容量的单端口存储器件来代替多端口存储器件。这一先进的实施还提供减少的周期和访问时间。

    三相混频器系统、包含其的设备以及混频方法
    83.
    发明授权
    三相混频器系统、包含其的设备以及混频方法 失效 转让

    公开(公告)号：CN100483925C

    公开(公告)日：2009-04-29

    申请号：CN200380105831.5

    申请日：2003-11-12

    申请人： NXP股份有限公司

    发明人： J·R·M·伯格沃特 ,  E·F·斯蒂克沃尔特

    IPC分类号： H03D7/00

    CPC分类号： H03D7/00

    摘要： 用于上变换/下变换频率的混频器系统包含许多部件：在平衡正交转换情况下，一些部件将四次重复地出现(据洞察得知)。通过产生一个三相混频器系统(10，40)，将需要较少的部件(基本构思)。在子输出端的子信号组中的子信号具有在两个相继的子信号之间的相位差，该相位差在100度-140度的范围内，这(基本上)已经平衡了这些子信号。在所述相位差各自在118度-122度的范围内的情况下，子信号甚至能得到更好的平衡，并且当是120度时，子信号将得到完美的平衡。对于每一子输入(1，2，3)的一组晶体管(11-13，14-16，17-19，41-43，44-46，47-49)转换和/或放大在子输入端的子信号。在有源混频器系统(10)中，由另外的晶体管(20-22)转换所述的多组晶体管(11-13，14-16，17-19)。在无源混频器系统(40)中，所说的多组晶体管(41-49)依赖于在另外的多个子输入端(4，5，6)的一组子信号从低/高阻抗转换为高/低阻抗。

    划片路径中具有光学控制模块的晶片
    84.
    发明授权
    划片路径中具有光学控制模块的晶片 失效 转让

    公开(公告)号：CN100481438C

    公开(公告)日：2009-04-22

    申请号：CN200480038427.5

    申请日：2004-12-09

    申请人： NXP股份有限公司

    发明人： H·朔伊彻尔

    IPC分类号： H01L23/544 ,  G03F7/20

    CPC分类号： H01L23/544 ,  G03F7/70425 ,  G03F7/70433 ,  H01L21/78 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 在具有多个曝光场(2)的晶片(1)中，每个曝光场(2)包括多个具有位于其中的IC(4)的栅格场(3)，提供两组(5，7)划片路径(6，8)并为每个曝光场(2)分配两个控制模块场(A1、A2、B1、B2、C1、D1、D2、E1、E2、F1)，每个控制模块场平行于第一方向(X)延伸并包含至少一个光学控制模块(OCM-A1、OCM-A2、OCM-B1、OCM-B2、OCM-C1、OCM-D1、OCM-D2、OCM-E1、OCM-E2、OCM-F1)，其中每个曝光场(2)的第一控制模块场(OCM-A1、OCM-B1、OCM-C1、OCM-E1、OCM-D1、OCM-F1)位于第一边(R1、S1、T1、U1、V1、Z1)和所讨论的曝光场(2)的栅格场(3)的行之间，且第二控制模块场(OCM-A2、OCM-B2、OCM-D2、OCM-E2)位于所讨论的曝光场(2)的两行栅格场(3)之间，这两行与第二边(R2、S1、U2、V2)相邻设置，且其中第一控制模块场(OCM-A1、OCM-B1、OCM-C1、OCM-D1、OCM-E1、OCM-F1)和第二控制模块场(OCM-A2、OCM-B2、OCM-D2、OCM-E2)每个都位于第一划片路径(6)中。

    自动配置通信端口的通信设备、系统和方法
    86.
    发明授权
    自动配置通信端口的通信设备、系统和方法 失效 转让

    公开(公告)号：CN100478933C

    公开(公告)日：2009-04-15

    申请号：CN200580008569.1

    申请日：2005-03-21

    申请人： NXP股份有限公司

    发明人： D·R·伊沃伊 ,  D·塞申斯 ,  D·库特索尔斯

    IPC分类号： G06F13/40

    CPC分类号： G06F13/4072

    摘要： 通信端口被实现用来在方向和布置中进行配置。依照本发明的示例性实施例，诸如PCI Express类型链路之类的通信链路(110)可配置为与具有不同方向和/或极性配置的设备通信。通信链路被配置为与耦合到所述通信链路的设备(120)的通信端口条件(例如，方向和/或极性条件)相匹配。在一个实例中，通信链路在方向上可配置为把输入线路重新分配为输出线路并且把输出线路重新分配为输入线路。利用此方法，可以使用通信链路来与具有各种通信特性的各种设备通信。

    用于测量缝合掩模未对准的偏移量相关电阻器
    87.
    发明授权
    用于测量缝合掩模未对准的偏移量相关电阻器 失效 转让

    公开(公告)号：CN100477203C

    公开(公告)日：2009-04-08

    申请号：CN200480017531.6

    申请日：2004-06-25

    申请人： NXP股份有限公司

    发明人： J·M·阿马托

    IPC分类号： H01L23/544 ,  G01R31/28 ,  H01L21/66

    CPC分类号： H01L22/34 ,  H01L21/76838 ,  H01L22/12 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 一种用于识别集成电路制造工艺中的缝合电路重叠区的未对准的方法，包括：采用参考掩模形成第一电路，其中第一电路在重叠区包括偏移量相关电阻器结构的第一部分：采用第二掩模形成第二电路，其中第二电路在重叠区包括该偏移量相关电阻器结构的第二部分，其中该偏移量相关电阻器结构包括多个小块，该多个小块将该偏移量相关电阻器结构的第一部分和第二部分相互连接，其中每个小块定位在单方向上；测量该偏移量相关电阻器结构两端的电阻值；以及基于所测量的电阻值确定未对准量，在单方向上的零未对准导致每个小块具有第一长度，而在单方向上的非零未对准导致每个小块具有不同于第一长度的长度。本发明还提供一种偏移量相关电阻器结构。

    抗窜改封装和方法
    88.
    发明授权
    抗窜改封装和方法 失效 转让

    公开(公告)号：CN100472648C

    公开(公告)日：2009-03-25

    申请号：CN200380106708.5

    申请日：2003-12-16

    申请人： NXP股份有限公司

    发明人： C·克努德森

    IPC分类号： G11C11/16 ,  G11C8/20 ,  G06K19/073 ,  G11C7/24

    CPC分类号： H01L23/576 ,  G06F21/71 ,  G06F21/86 ,  G11C11/16 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 一种抗窜改封装方法保护非易失性存储器。根据本发明的一种示例性实施方案，其中具有多个磁性粒子(120-125)的封装(106)被安排为与集成电路设备(100)一起使多个磁响应电路节点(130-134)呈现磁性状态。每个磁性状态被作为逻辑状态进行检测，并且然后将其与磁响应电路节点的实时逻辑状态进行比较，而且响应于存储的逻辑状态和实时逻辑状态不同，检测到封装窜改。在一个实例中，当一个磁响应电路节点的逻辑状态随着封装的一部分被除去而改变时，检测到窜改。例如通过改变存储的数据或设置指示封装已被窜改的窜改标志，检测到的窜改可以改变集成电路的特性。

    包括防冲突方案的读取多个无接触数据载体的方法
    89.
    发明授权
    包括防冲突方案的读取多个无接触数据载体的方法 有权 转让

    公开(公告)号：CN100470584C

    公开(公告)日：2009-03-18

    申请号：CN03821507.1

    申请日：2003-08-29

    申请人： NXP股份有限公司

    发明人： K·布雷特福斯 ,  P·瑟林格尔

    IPC分类号： G06K19/07

    CPC分类号： G06K7/10029 ,  G06K7/0008 ,  G06K7/10059

    摘要： 一种通过通信站登记数据载体(2)的方法，由此该通信站与每一数据载体(2)之间通信连接，并且与该通信站通信连接的每一数据载体(2)能够生成对数据载体(2)进行可能登记的响应信号(IDS)，并且能够使用可以从多个传输启动时刻(t5，t6)中选择的一个传输启动时刻传送所产生的响应信号(IDS)，每一数据载体(2)测试另一数据载体(2)是否已经在提供其响应信号(IDS)。如果另一数据载体(2)已经在提供其响应信号(IDS)，每一数据载体(2)随后停止其响应信号(IDS)的产生或传送。

    金属线之间的自对准沟槽的集成
    90.
    发明公开
    金属线之间的自对准沟槽的集成 失效 转让

    公开(公告)号：CN101375388A

    公开(公告)日：2009-02-25

    申请号：CN200780002651.2

    申请日：2007-01-11

    申请人： 皇家飞利浦电子股份有限公司

    发明人： 华金·托雷斯 ,  洛朗-乔治·戈塞

    IPC分类号： H01L21/768

    CPC分类号： H01L21/7682 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 本发明提供了一种形成气腔以克服IC通路未对准问题的改进方法。在集成电路的金属线(22)之间形成气腔沟槽的该方法，包括以下步骤：局部去除(42)沉积在半导体互连结构表面的路径间电介质层，以控制半导体互连表面的金属线的上表面和路径间电介质的表面之间的高度；在互连表面上沉积(44)电介质衬垫；去除(46)互连表面上的至少部分电介质衬垫；连续重复(48)电介质衬垫的沉积和互连表面上的电介质衬垫的去除，以使互连表面足以被用于形成多个气腔沟槽的剩余的电介质衬垫所保护；以及通过对路径间电介质材料进行蚀刻，在金属线之间形成(50)至少一个气腔沟槽。