-
公开(公告)号：CN111446940B
公开(公告)日：2023-09-12
申请号：CN202010314204.8
申请日：2020-04-20
申请人： 苏州汉天下电子有限公司
摘要： 一种堆栈式体声波谐振器及其制造方法，包括压电膜阵列，包括在衬底与盖帽层之间的多个压电膜，垂直方向上相邻压电膜之间、压电膜与盖帽层之间以及压电膜与衬底之间具有多个第一空腔，水平的第一方向上相邻压电膜之间具有共用的第二空腔，水平的第二方向上相邻压电膜之间具有共用的第三空腔；多个电极层，至少覆盖每个压电膜的顶面和底面；多个电极互连层，沿第三空腔侧面连接压电膜底面的电极层；驱动晶体管，位于盖帽层中，驱动晶体管的漏极电连接顶部压电膜的顶部电极层。本发明的堆栈式BAW谐振器及其制造方法，采用CMOS兼容工艺制造了多个空腔包围压电膜的立体谐振器，并利用再布线层将多个芯片接合在一起，减小了体积、增加了集成度，降低了成本。
-
公开(公告)号：CN110635775B
公开(公告)日：2023-09-12
申请号：CN201910851524.4
申请日：2019-09-10
申请人： 苏州汉天下电子有限公司
摘要： 本发明公开了一种谐振器，包括：第一电极，位于基板上；压电层，位于第一电极上；第二电极，位于压电层上；框架，位于第一电极下方或上方和/或第二电极上方或下方，框架的厚度沿垂直方向渐变。依照本发明的谐振器，利用倾斜缓变的框架，以简单的制作工艺高效地提升了FBAR器件的Q值，提高了工艺兼容性和谐振器结构的稳定性。
-
公开(公告)号：CN111641488B
公开(公告)日：2022-08-05
申请号：CN202010470400.4
申请日：2020-05-28
申请人： 苏州汉天下电子有限公司
IPC分类号： H04L5/14
摘要： 一种双工器，包括：发送滤波器，连接在公共端子和发送端子之间；接收滤波器，连接在公共端子和接收端子之间，其中发送滤波器和接收滤波器均包括多个声学谐振器和多个电感器组成的串并联网络，其中至少一个声学谐振器与至少两个并联支路串联，每个并联支路包含串联至地电势的至少一个声学谐振器和至少一个电感器，相邻并联支路之间串联至少一个声学谐振器；其中发送滤波器的至少两个相邻并联支路之间存在互感。依照本发明的双工器，利用相邻并联支路中串联电感之间的互感效应，有效地提升Rx频段隔离度，可以避免在双工器中使用较大电感器，便于提升双工器性能，实现双工器的小型化及芯片集成。
-
公开(公告)号：CN113594151A
公开(公告)日：2021-11-02
申请号：CN202110714994.3
申请日：2021-06-25
申请人： 苏州汉天下电子有限公司
IPC分类号： H01L25/16 , H01L23/488 , H01L23/498 , H01L23/31 , H01L21/48 , H01L21/50 , H01L21/56
摘要： 本发明提供了一种半导体封装及其制造方法，包括：基板，包括围绕芯片安装区的多个阻挡结构；芯片，倒装焊接在芯片安装区上；第一密封剂，在芯片安装区上包覆芯片；第二密封剂，在基板上包覆第一密封剂。依照本发明的半导体封装及其制造方法，在基板上每个芯片周围采用阻挡结构防止湿气渗透、增强粘合力并同时防止密封剂溢流，从而有效地提高了封装的可靠性。
-
公开(公告)号：CN110995188A
公开(公告)日：2020-04-10
申请号：CN201911245331.0
申请日：2019-12-06
申请人： 北京汉天下微电子有限公司
摘要： 本发明公开了一种谐振器封装结构，包括：谐振空腔，位于衬底中；压电膜，位于衬底上并覆盖谐振空腔；焊垫，位于衬底上且连接压电膜；沉积或涂布工艺制备的键合层，位于衬底之上并至少覆盖焊垫；有机材料的封盖层，位于键合层上。依照本发明的谐振器封装结构，采用沉积工艺制备的键合层替代Si盖板而取消了Au-Au键合，再结合有机封盖层以降低成本、简化工艺并提高了封装可靠性。
-
公开(公告)号：CN106558544B
公开(公告)日：2019-11-08
申请号：CN201510634786.7
申请日：2015-09-29
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/8234 , H01L21/336
摘要： 一种半导体器件制造方法，包括：在衬底上形成多个鳍片；在相邻鳍片之间形成浅沟槽隔离；在鳍片上形成栅极堆叠；以栅极堆叠为掩模，执行离子注入，在鳍片下部形成与源漏区导电类型相反的阈值调节区。依照本发明的半导体器件制造方法，通过控制掺杂工艺参数调节源漏区和部分沟道区下方的掺杂区，从而平衡高应力对小尺寸FinFET阈值电压的影响，提高器件的可靠性。
-
公开(公告)号：CN106558496B
公开(公告)日：2019-09-24
申请号：CN201510634782.9
申请日：2015-09-29
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336
摘要： 一种半导体器件制造方法，包括：刻蚀衬底形成多个鳍片；在鳍片之间形成STI；在露出STI的鳍片部分上形成第一高迁移率层；执行氧化和/或氮化工艺，将第一高迁移率层转变为介质层并同时将露出STI的鳍片部分转变为第二高迁移率层。依照本发明的半导体器件制造方法，通过氧化作为牺牲层的高迁移率材料，驱使离子扩散使得衬底材料构成的鳍片转换为高迁移率材料，以简化工艺和低成本提高了器件性能并利于器件微缩。
-
公开(公告)号：CN106549016B
公开(公告)日：2019-09-24
申请号：CN201510605350.5
申请日：2015-09-21
申请人： 中国科学院微电子研究所
IPC分类号： H01L27/092 , H01L21/8238
摘要： 一种半导体器件，包括：第一外延层，在衬底上；第二外延层，在第一外延层上；第一源/漏区和第二源/漏区，在第一外延层和第二外延层中；第一沟道，由第一源/漏区之间的第二外延层构成；第一栅极堆叠，在第一沟道上，第一源/漏区、第一沟道和第一栅极堆叠构成第一器件；第二沟道，由第二源漏区之间的第一外延层构成；第二栅极堆叠，在第二沟道上，第二源/漏区、第二沟道和第二栅极堆叠构成第二器件。依照本发明的半导体及其制作方法，通过选择性刻蚀去除衬底上叠置的两个外延层之一，针对NMOS和PMOS形成不同材料的沟道，简单有效地提高了载流子迁移率和CMOS驱动能力。
-
公开(公告)号：CN107935005B
公开(公告)日：2019-09-10
申请号：CN201610892659.1
申请日：2016-10-12
申请人： 北京矿冶研究总院
IPC分类号： C01F7/06
摘要： 本发明公开了一种粉煤灰碳酸盐溶液预处理及氧化铝提取的方法，属于粉煤灰综合利用技术领域。将粉煤灰与浓硫酸或硫酸铵按一定比例配成混合料，将混合料在200‑500℃焙烧得到硫酸化熟料，然后与煤粉等还原剂在650‑900℃下快速还原焙烧得到还原焙砂；还原焙砂用碳酸盐溶液预处理后，经低温拜耳法浸出、铝酸钠溶液净化、种分、氢氧化铝煅烧制备冶金级氧化铝。本发明通过碳酸盐浆化预处理，脱除粉煤灰或再焙烧处理后粉煤灰中的硫，降低了后续低温拜耳法生产氧化铝的碱耗，减少了残硫对种分作业的影响，特别适合循环流化床高铝粉煤灰提取氧化铝。具有流程短、能耗低、碱耗低、回收率高、氧化铝产品质量好等特点。
-
公开(公告)号：CN105742228B
公开(公告)日：2019-04-19
申请号：CN201410747720.4
申请日：2014-12-09
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/768
摘要： 本发明提供了一种半导体制造方法，在刻蚀形成TSV孔洞之后，采用了3D增材方式进行TSV填充，首先通过3D打印技术在TSV孔洞之中填充导电粉末，然后将粉末熔化以形成TSV填充材料。该方法可以填充小尺寸、高深宽比的TSV，不会产生空洞或气隙；同时，本发明并不需要掩膜，克服了现有技术中的缺陷，获得速度和质量俱佳的填充方法。
-
-
-
-
-
-
-
-
-
搜索结果
1067 条记录 (耗时 0.205 秒)
