-
公开(公告)号：CN118922061A
公开(公告)日：2024-11-08
申请号：CN202310507437.3
申请日：2023-05-06
申请人： 北京超弦存储器研究院
摘要： 一种电容及其制造方法、电子设备，所述电容包括：第一极板、第二极板和设置在所述第一极板和所述第二极板之间的介质层，所述介质层包括种子层和设置在所述种子层和所述第二极板之间的主体层，制备所述种子层的前驱体与制备所述主体层的前驱体不同，且制备所述种子层的前驱体与氧的反应活性小于制备所述主体层的前驱体与氧的反应活性；所述主体层的结晶应变小于所述种子层的结晶应变。本实施例中，通过使用与氧反应活性低的前驱体制备种子层，可以减少杂质，提高种子层的K值，从而提高介质层的K值，且使用结晶应变小的膜层作为主体层，可以减少裂纹，降低漏电。
-
公开(公告)号：CN117457657A
公开(公告)日：2024-01-26
申请号：CN202211400649.3
申请日：2022-11-09
申请人： 北京超弦存储器研究院 , 长鑫科技集团股份有限公司
摘要： 本申请涉及半导体技术领域，公开了一种CMOS器件及其制作方法，属于半导体技术领域，该CMOS器件包括堆叠设置的N型晶体管和P型晶体管；所述N型晶体管和P型晶体管的沟道均为环形沟道；所述N型晶体管的栅极和P型晶体管的栅极位于贯穿所述N型晶体管的环形沟道和P型晶体管的环形沟道的通孔内；所述N型晶体管和P型晶体管共用同一栅极。
-
公开(公告)号：CN116230631A
公开(公告)日：2023-06-06
申请号：CN202310516214.3
申请日：2023-05-09
申请人： 北京超弦存储器研究院
IPC分类号： H01L21/768 , H01L23/538
摘要： 本公开涉及金属互连技术领域，提供了一种金属互连结构的制备方法、金属互连结构以及半导体组件。该制备方法包括如下步骤：提供电介质层，电介质层中具有互连凹槽；在互连凹槽中制备金属互连层；以及，采用包括钴有机化合物的原料，通过原子层沉积法在金属互连层上制备钴金属层，在钴有机化合物中，钴原子与四个氮原子以单键键合，四个氮原子两两成对，每对氮原子之间以有机基团相连接。相较于传统技术，通过原子层沉积法的方式制备钴膜，能够有效提高钴膜的制备可控性以及薄膜质量。
-
公开(公告)号：CN118943009A
公开(公告)日：2024-11-12
申请号：CN202411043105.5
申请日：2024-07-31
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/225 , H01L21/56 , H01L29/167 , H01L23/29 , H01L23/31 , H01L29/06
摘要： 本发明涉及半导体制备技术领域，尤其是涉及一种三维结构保形性硼掺杂方法及其应用，去除硅基三维衬底表面氧化层；在硅基三维衬底表面形成第一叠层薄膜；在第一叠层薄膜远离硅基三维衬底一侧的表面形成第二叠层薄膜；在第二叠层薄膜远离第一叠层薄膜一侧的表面沉积氧化铝钝化层；利用激光或快速退火将含氧化硼的硼杂质穿过辅助层推进到硅基三维衬底中，以对硅基三维衬底进行硼掺杂；其中，第一叠层薄膜为依次交错设置的氧化硅层和氧化硼层；第二叠层薄膜为依次交错设置的氧化铝层和氧化硼层。本发明不仅解决了等离子体增强ALD在三维结构沉积上存在阴影效应不能实现保形沉积的问题，而且消除了等离子体对器件的损伤等问题。
-
公开(公告)号：CN118412271A
公开(公告)日：2024-07-30
申请号：CN202311451207.6
申请日：2023-11-02
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/225 , H01L21/56 , H01L29/167 , H01L23/29 , H01L23/31 , H01L29/06
摘要： 本发明涉及半导体制备技术领域，尤其是涉及一种三维结构保形性硼掺杂方法及其应用，去除硅基三维衬底表面自然氧化层；在硅基三维衬底表面形成辅助层；在氧化铝辅助层上形成氧化硼薄膜；在氧化硼薄膜表面覆盖钝化层；利用激光或快速退火将含氧化硼的硼杂质穿过辅助层推进到硅基底中，以对硅基衬底进行掺杂。一方面通过筛选合适的硼源前驱体和氧化剂，解决了氧化硼存在的形核难、一定厚度后不能成膜的问题，另一方面选择氧化铝作为钝化层，可保护氧化硼薄膜不受损，进而在激光或快速退火过程中能够实现无损伤扩散掺杂。本发明不仅解决了等离子体增强ALD在三维结构沉积上存在阴影效应不能实现保形沉积的问题，而且消除了等离子体对器件的损伤等问题。
-
公开(公告)号：CN116209260B
公开(公告)日：2024-07-30
申请号：CN202211358555.4
申请日：2022-11-01
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/10
摘要： 一种存储器、电子设备，涉及半导体技术领域，该存储器包括至少一个存储单元，所述存储单元包括衬底以及在垂直所述衬底的方向上依次层叠设置的第一晶体管和第二晶体管，所述第一晶体管作为读取晶体管，所述第二晶体管作为写入晶体管，所述第一晶体管包括第一沟道，所述第一沟道为硅半导体，所述第二晶体管包括第二沟道，所述第二沟道为氧化物半导体。
-
公开(公告)号：CN118785698A
公开(公告)日：2024-10-15
申请号：CN202310352954.8
申请日：2023-04-04
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请涉及制造用于DRAM的电容器的方法及电子设备。所述方法包括：在衬底上沉积第一导电层；在所述第一导电层的远离所述衬底的一侧沉积介电质层；在所述介电质层的远离所述衬底的一侧沉积覆盖层；对所述第一导电层、所述介电质层和所述覆盖层进行退火；刻蚀去除所述覆盖层；在经退火的介电质层的远离所述衬底的一侧沉积第二导电层。本申请通过对第一导电层、介电质层和覆盖层进行退火，利用覆盖层在退火时为介电质层提供的应力作用，抑制非晶态的介电质层材料在退火结晶时的纵向结晶，有效促进介电质层材料的晶粒横向结晶，提高了介电质层材料的结晶质量，提升介电常数值，减少漏电通路，降低漏电，从而显著提高电容的存储能力。
-
公开(公告)号：CN117425335A
公开(公告)日：2024-01-19
申请号：CN202211626793.9
申请日：2022-12-16
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 一种存储系统及其制造方法、电子设备，该存储系统包括衬底以及依次层叠设置在所述衬底上的第一结构层、第二结构层和第三结构层，所述第一结构层包括处理器电路，所述第二结构层包括控制电路，所述控制电路包括至少一个第二晶体管；所述第二晶体管包括第二有源层，所述第二有源层包括第一接触区、第二接触区以及位于所述第一接触区和所述第二接触区之间的第二沟道区，所述第一接触区、所述第二接触区和所述第二沟道区材料相同，所述第三结构层包括存储电路，所述处理器电路与所述控制电路电连接，所述控制电路与所述存储电路电连接。
-
公开(公告)号：CN117425332A
公开(公告)日：2024-01-19
申请号：CN202211413911.8
申请日：2022-11-11
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 一种晶体管及其制造方法、电子设备，该晶体管包括：设置在衬底上的有源柱，所述有源柱包括沿着远离所述衬底方向依次设置的第一接触端、沟道区以及第二接触端，所述第一接触端的材料包括金属硅化物；设置在所述衬底与所述第一接触端之间的位线，所述位线与所述第一接触端电连接；设置在所述有源柱远离所述衬底一侧的漏电极，所述漏电极与所述第二接触端电连接；栅电极，环绕设置在所述沟道区的外侧，所述栅电极与所述沟道区相互绝缘。
-
公开(公告)号：CN116209260A
公开(公告)日：2023-06-02
申请号：CN202211358555.4
申请日：2022-11-01
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/10
摘要： 一种存储器、电子设备，涉及半导体技术领域，该存储器包括至少一个存储单元，所述存储单元包括衬底以及在垂直所述衬底的方向上依次层叠设置的第一晶体管和第二晶体管，所述第一晶体管作为读取晶体管，所述第二晶体管作为写入晶体管，所述第一晶体管包括第一沟道，所述第一沟道为硅半导体，所述第二晶体管包括第二沟道，所述第二沟道为氧化物半导体。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.03 秒)
