-
公开(公告)号：CN111430512A
公开(公告)日：2020-07-17
申请号：CN202010241001.0
申请日：2020-03-31
申请人： 山西飞虹微纳米光电科技有限公司
IPC分类号： H01L33/00 , H01L21/306 , H01L33/22
摘要： 本发明提供了一种经过粗化的AlGaAs基LED的制备方法及LED，属于显示设备领域。本发明通过对扩膜处理后的LED芯片的侧壁和表面进行粗化处理，使得相对仅对表面进行粗化处理的方式，粗化后LED芯片的亮度提高了1～1.5倍；通过三种刻蚀液依次对LED芯片的侧壁和表面进行粗化处理，不仅能够在LED芯片的侧壁和表面形成非周期性的无规则图形，从而可以提高LED产品的亮度，而且使得粗化处理后LED芯片的表面呈中性，从而能够提高封装后产品的使用寿命。
-
公开(公告)号：CN111276582A
公开(公告)日：2020-06-12
申请号：CN202010219872.2
申请日：2020-04-30
申请人： 山西飞虹微纳米光电科技有限公司
摘要： 本发明提供一种940nm红外LED的外延结构及其制备方法，属于显示设备领域。外延结构从下至上依次包括衬底(1)、衬底缓冲层(2)、下覆盖层(3)、下波导层(4)、第一有源层(5)、晶格缓冲层(6)、第二有源层(7)、上波导层(8)、电流限制层(9)、上覆盖层(10)、窗口层(11)和欧姆接触层(12)，所述第一覆盖层(3)包括第一覆盖层(3-1)和第二覆盖层(3-2)。本发明能提高外延结构的晶格质量、提供高势垒电子、减少阱垒的失配效应、提高有源层阱的质量、提高器件的发光效率、提高电子-空穴的复合率而提升器件的发光效率、使器件电流可以均匀分布、提高欧姆接触质量，因而可以多方位地提高基于该外延结构的940nm红外LED的光电转换效率。
-
公开(公告)号：CN107658372A
公开(公告)日：2018-02-02
申请号：CN201710857617.9
申请日：2017-09-21
申请人： 山西飞虹微纳米光电科技有限公司 , 太原理工大学
CPC分类号： H01L33/0075 , H01L33/44
摘要： 本发明提供一种深刻蚀切割道倒装LED芯片及制备方法、LED显示装置，属于LED芯片领域。包括：清洗LED外延片，外延片衬底上依次包括n-GaN层、量子阱层、p-AlGaN层、p-GaN层和p电极接触层；光刻外延片形成周期性分布的平台图形，得到LED芯片预设尺寸和形状、切割道及用于制备n电极的圆孔图案，刻蚀圆孔至n-GaN层；在p电极接触层上蒸镀ITO电流扩展层；深刻蚀切割道至衬底表面；在ITO电流扩展层上表面、外延片侧壁及圆孔内壁蒸镀SiO2钝化层，清洗圆孔底部和p电极接触层的SiO2钝化层；在圆孔内蒸镀n电极层，在n电极层上蒸镀反射层，在ITO电流扩展层上蒸镀p电极层；研磨减薄衬底，沿着切割道采用激光划片，用裂片机沿着切割道裂片。本发明增加了倒装结构LED芯片的抗静电水平。
-
公开(公告)号：CN107516698A
公开(公告)日：2017-12-26
申请号：CN201710857620.0
申请日：2017-09-21
申请人： 山西飞虹微纳米光电科技有限公司
CPC分类号： H01L33/0062 , H01L33/48 , H01L33/60
摘要： 本发明提供一种GaAs基倒装LED芯片及其制备方法、LED显示装置。包括：自下而上依次制备的GaAs衬底、AlGaAs缓冲层、GaInP腐蚀停止层、N-GaAs层、量子阱层、P-GaAs层和P-GaP欧姆接触层；在P-GaP欧姆接触层上制备金属接触层；在金属接触层上制备尺寸为LED芯片预设的切割道尺寸的键合图形；根据制备的键合图形采用湿法刻蚀工艺刻蚀切割道至N-GaAs层上表面；在基板上依次制备键合层和反射层，将已经制备好反射层和键合层的基板与经上步处理的外延片键合，键合温度为300～400℃，键合时间为200～300ms；采用化学湿法腐蚀工艺去掉GaAs衬底和AlGaAs缓冲层；将上步处理后的外延片置于丙酮溶液中，在30～60℃下超声震荡，超声波频率为30～60MHZ，震荡时间3～8min，以将GaInP腐蚀停止层和N-GaAs层震荡掉；本发明可提高产品良率。
-
公开(公告)号：CN103500780B
公开(公告)日：2016-03-30
申请号：CN201310453881.8
申请日：2013-09-29
申请人： 山西飞虹微纳米光电科技有限公司 , 太原理工大学
摘要： 本发明涉及GaN基LED外延结构，具体是一种氮化镓基LED外延结构及其制备方法。本发明解决了现有GaN基LED外延结构发光效率较低、光电性能较差、以及良率较低的问题。一种氮化镓基LED外延结构包括蓝宝石衬底、低温GaN缓冲层、未掺杂GaN层、n型掺杂GaN层、超晶格层、多量子阱发光层、p型AlGaN层、p型GaN接触层；其中，低温GaN缓冲层生长于蓝宝石衬底的上表面；未掺杂GaN层生长于低温GaN缓冲层的上表面；n型掺杂GaN层生长于未掺杂GaN层的上表面；超晶格层生长于n型掺杂GaN层的上表面；多量子阱发光层生长于超晶格层的上表面。本发明适用于制造半导体发光器件。
-
公开(公告)号：CN102723411B
公开(公告)日：2015-01-28
申请号：CN201210014723.8
申请日：2012-01-18
申请人： 山西飞虹微纳米光电科技有限公司
IPC分类号： H01L33/02
摘要： 本发明涉及发光二极管组件，具体是一种具有镍铟锡氧化物自旋电子注入层的LED芯片结构。本发明解决了现有氮化镓系发光二极管的芯片结构容易导致发光二极管的光取出效率降低及寿命缩短的问题。具有镍铟锡氧化物自旋电子注入层的LED芯片结构包括蓝宝石基板、N型氮化镓外延层、多层量子阱氮化铟镓/氮化镓主动层、P型氮化镓外延层、负电极金属层、以及正电极金属层；还包括铟锡氧化物透明导电层和镍纳米粒子层；其中，N型氮化镓外延层堆栈于蓝宝石基板上。本发明基于全新的结构，有效解决了现有氮化镓系发光二极管的芯片结构容易导致发光二极管的光取出效率降低及寿命缩短的问题，适用于发光二极管的制造。
-
公开(公告)号：CN103500780A
公开(公告)日：2014-01-08
申请号：CN201310453881.8
申请日：2013-09-29
申请人： 山西飞虹微纳米光电科技有限公司 , 太原理工大学
CPC分类号： H01L33/04 , H01L33/007 , H01L33/12
摘要： 本发明涉及GaN基LED外延结构，具体是一种氮化镓基LED外延结构及其制备方法。本发明解决了现有GaN基LED外延结构发光效率较低、光电性能较差、以及良率较低的问题。一种氮化镓基LED外延结构包括蓝宝石衬底、低温GaN缓冲层、未掺杂GaN层、n型掺杂GaN层、超晶格层、多量子阱发光层、p型AlGaN层、p型GaN接触层；其中，低温GaN缓冲层生长于蓝宝石衬底的上表面；未掺杂GaN层生长于低温GaN缓冲层的上表面；n型掺杂GaN层生长于未掺杂GaN层的上表面；超晶格层生长于n型掺杂GaN层的上表面；多量子阱发光层生长于超晶格层的上表面。本发明适用于制造半导体发光器件。
-
公开(公告)号：CN107482471A
公开(公告)日：2017-12-15
申请号：CN201710857921.3
申请日：2017-09-21
申请人： 山西飞虹微纳米光电科技有限公司
CPC分类号： H01S5/02476 , H01S5/0226
摘要： 本发明涉及一种半导体激光bar条及其制备方法，方法包括：制作GaAs外延片；在P-GaAs欧姆接触层上刻蚀出脊型电流注入区和非注入区，并露出部分所述P-GaAs限制层；制作出光隔离区；形成将所述P-GaAs欧姆接触层以及露出的部分所述P-GaAs限制层均覆盖住的电流限制层，并对所述电流限制层进行刻蚀，以露出所述脊型电流注入区；在所述电流限制层和所述脊型电流注入区上方形成P面金属电极层，并在所述P面金属电极层上制作出电隔离区；在所述GaAs衬底远离所述N-GaAs限制层的一面形成N面金属电极层。本方案，可以提高半导体激光bar条的稳定性和寿命。
-
公开(公告)号：CN107482094A
公开(公告)日：2017-12-15
申请号：CN201710857618.3
申请日：2017-09-21
申请人： 山西飞虹微纳米光电科技有限公司
摘要： 本发明提供一种基于GaN基轴向纳米棒阵列的LED及其制备方法，属于GaN基LED技术领域。该基于GaN基轴向纳米棒阵列的LED包括衬底；依次生长在衬底上的u-GaN层和n-GaN层；生长在n-GaN层上的GaN基轴向纳米棒阵列，其中，GaN基轴向纳米棒阵列中的每根纳米棒从下至上依次包括n-GaN段、InGaN/GaN量子碟段、p-AlGaN电子阻挡段和p-GaN段；用于覆盖GaN基轴向纳米棒阵列中纳米棒的n-GaN段、InGaN/GaN量子碟段、p-AlGaN电子阻挡段和部分p-GaN段的绝缘层；沉积于绝缘层之上及p-GaN段上的ITO电流扩展层；设置于n-GaN层上且位于GaN基轴向纳米棒阵列外围的n面电极；设置于ITO电流扩展层上的p面电极。本发明实现了无荧光粉单芯片白光发射；降低了材料的缺陷密度；抑制了量子限制斯塔克效应，提高了发光效率；提高了光提取效率。
-
公开(公告)号：CN103500708B
公开(公告)日：2016-04-13
申请号：CN201310453690.1
申请日：2013-09-29
申请人： 山西飞虹微纳米光电科技有限公司 , 太原理工大学
IPC分类号： H01L21/3205
摘要： 本发明涉及半导体器件制造技术，具体是一种减少键合空洞的图形化方法。本发明解决了现有晶片键合技术易产生键合空洞和过大热应力的问题。一种减少键合空洞的图形化方法，该方法是采用如下步骤实现的：（1）选取GaAs衬底；在GaAs衬底上生长N-GaAs层；在N-GaAs层上生长量子阱层；在量子阱层上生长P-GaP层；（2）在P-GaP层上制作电流扩散层；（3）在电流扩散层上制作欧姆接触层；（4）采用光刻法在欧姆接触层上制作图形；（5）选取基板；在基板上制作材料键合层；（6）在材料键合层上制作材料反射层；（7）将材料反射层与欧姆接触层进行键合；（8）采用化学腐蚀法去掉GaAs衬底。本发明适用于半导体器件的制造。
-
-
-
-
-
-
-
-
-
搜索结果
50 条记录 (耗时 0.044 秒)
