公开(公告)号：CN118585478A

公开(公告)日：2024-09-03

申请号：CN202410185769.9

申请日：2024-02-19

申请人： 三星电子株式会社

发明人： 阿尼尔·卡瓦拉 ,  权炫辰 ,  朴廷埈 ,  尹治元 ,  曹永慜

IPC分类号： G06F13/42 ,  G06F13/40 ,  G11C16/10

摘要： 一种存储设备包括：至少一个非易失性存储器件；控制器，被配置为控制至少一个非易失性存储器件；以及接口芯片，连接到控制器，其中，接口芯片包括：第一接口电路，被配置为根据第一接口协议与控制器通信；第二接口电路，被配置为根据第二接口协议与至少一个非易失性存储器件通信；以及协议转换器，被配置为将第一接口协议转换为第二接口协议，或者将第二接口协议转换为第一接口协议。

公开(公告)号：CN118447888A

公开(公告)日：2024-08-06

申请号：CN202410152921.3

申请日：2024-02-02

申请人： 三星电子株式会社

发明人： 朴智贤 ,  B·A·詹朱厄 ,  尹治元 ,  李埈圭

IPC分类号： G11C7/22 ,  G11C7/04 ,  G11C5/14 ,  G11C16/34

摘要： 一种生成时钟信号的方法包括：从带隙参考电路接收带隙参考电压；基于带隙参考电压生成具有第一曲率特性的第一电流；基于带隙参考电压生成具有第二曲率特性的第二电流；通过将第一电流与第二电流相加来生成第一绝对温度互补(CTAT)电流；从电压生成器接收温度可变电压和温度固定电压；基于温度可变电压和温度固定电压来生成偏移电流；通过将第一CTAT电流与偏移电流相加来生成参考电流；和通过基于参考电流使第一电容器和第二电容器交替放电并基于电源电压对第一电容器和第二电容器充电来生成时钟信号。

公开(公告)号：CN118335155A

公开(公告)日：2024-07-12

申请号：CN202311223995.3

申请日：2023-09-21

申请人： 三星电子株式会社

发明人： 尹梓洋 ,  金治贤 ,  朴商秀 ,  朴俊泓 ,  尹治元 ,  崔亨途

IPC分类号： G11C16/30 ,  G11C16/08 ,  G11C16/12

摘要： 一种非易失性存储器件，包括：存储单元阵列，包括耦接到字线的存储单元；升压电路，接收外部电源电压，并基于外部电源电压生成升压电压；调节器，基于外部电源电压生成调节电压；以及控制逻辑，控制提供给字线的字线电压。控制逻辑在针对存储单元阵列的编程操作中执行多个编程循环。控制逻辑向与所选择的字线相邻的相邻字线提供相邻字线电压。在编程循环的第一部分中，控制逻辑提供调节电压作为相邻字线电压，并且在编程循环的第二部分中，控制逻辑提供升压电压作为相邻字线电压。

公开(公告)号：CN108074603B

公开(公告)日：2023-07-25

申请号：CN201710934299.1

申请日：2017-10-10

申请人： 三星电子株式会社

发明人： 南尚完 ,  边大锡 ,  尹治元

IPC分类号： G11C8/10 ,  G11C8/14 ,  G11C8/08 ,  G11C7/18 ,  G11C7/12

摘要： 提供了非易失性存储器装置及其操作方法以及控制逻辑。所述非易失性存储器装置包括结合到包含串的存储器单元阵列的控制逻辑。控制逻辑被配置为在用于从被选择的串感测数据的感测操作的设置间隔期间控制被施加到未选择的串选择线的第一弱导通电压和被施加到未选择的地选择线的第二弱导通电压。未选择的串选择线和未选择的地选择线分别连接到同一个未选择的串的串选择晶体管和地选择晶体管。被选择的串和未选择的串共同连接到同一条位线。第一弱导通电压和第二弱导通电压分别小于未选择的串中的串选择晶体管和地选择晶体管的阈值电压。

公开(公告)号：CN108305655B

公开(公告)日：2023-06-06

申请号：CN201711272709.7

申请日：2017-12-05

申请人： 三星电子株式会社

发明人： 朴贤国 ,  吴荣训 ,  尹治元 ,  李墉焌 ,  林菜昱

IPC分类号： G11C13/00

摘要： 公开了一种电阻型存储设备及其操作方法。电阻型存储元件或设备包括：第一主存储单元区域，包括多个第一电阻型存储单元；以及第二缓冲存储单元区域，包括多个第二电阻型存储单元。主存储单元区域的第一电阻型存储单元被配置为在其中存储数据，并且缓冲存储单元区域的第二电阻型存储单元被配置为在主存储单元区域中的数据的部分趋于稳定时，将数据的所述部分暂时存储长达至少稳定时间段。

公开(公告)号：CN116137171A

公开(公告)日：2023-05-19

申请号：CN202211090252.9

申请日：2022-09-07

申请人： 三星电子株式会社

发明人： 宋垠珍 ,  姜景太 ,  金相录 ,  尹治元 ,  郑秉勋

IPC分类号： G11C16/10 ,  G11C16/08

摘要： 一种数据传输电路和包括该数据传输电路的非易失性存储器件。所述非易失性存储器件中的所述数据传输电路包括第一中继器、第二中继器和信号线。所述信号线连接所述第一中继器和所述第二中继器，并且包括交替布置的第一组信号线和第二组信号线。所述第一中继器包括在第一操作模式下激活的第一组中继器和在第二操作模式下激活的第二组中继器。所述第二中继器包括第三组中继器和第四组中继器，所述第三组中继器在所述第一操作模式下被激活并且通过在所述第二操作模式下被浮置的所述第一组信号线连接到所述第一组中继器，所述第四组中继器在所述第二操作模式下被激活并且通过在所述第一操作模式下被浮置的所述第二组信号线连接到所述第二组中继器。

公开(公告)号：CN105575424B

公开(公告)日：2018-12-21

申请号：CN201510716402.6

申请日：2015-10-29

申请人： 三星电子株式会社

发明人： 尹治元 ,  朴贤国 ,  边大锡

IPC分类号： G11C13/00

摘要： 本公开涉及电阻式存储器件及其操作方法。操作存储器件的方法包括：通过在第一置位写间隔期间向连接至所选择的存储单元的第一信号线施加第一电压和向连接至所选择的存储单元的第二信号线施加第二电压，来向所选择的存储单元施加预写电压，其中第一电压的电平高于第二电压的电平；并且在此之后，通过在第二置位写间隔期间向第一信号线施加具有低于第一电压的电平并且高于第二电压的电平的电平的第三电压，来向所选择的存储单元施加写电压。

公开(公告)号：CN105632558A

公开(公告)日：2016-06-01

申请号：CN201510822283.2

申请日：2015-11-24

申请人： 三星电子株式会社

发明人： 朴贤国 ,  尹治元 ,  边大锡

IPC分类号： G11C16/26 ,  G11C16/34

摘要： 本申请公开了包括多电平单元的存储器件及其操作方法。操作存储器件的方法包括：通过多个感测操作相对于多电平单元执行第一读操作以确定第一状态；和通过多个感测操作相对于多电平单元执行第二读操作以确定第二状态。在第一读操作中在第一感测操作中使用的第一电压的电平与在第二感测操作中使用的第二电压的电平不同于在第二读操作中在第一感测操作中使用的第三电压的电平与在第二感测操作中使用的第四电压的电平之间的差。

公开(公告)号：CN102376357B

公开(公告)日：2016-01-13

申请号：CN201110227178.6

申请日：2011-08-09

申请人： 三星电子株式会社

发明人： 朴晸壎 ,  姜京花 ,  尹治元 ,  南尚完 ,  尹盛远

IPC分类号： G11C16/02 ,  H01L27/115

CPC分类号： G11C11/5642 ,  G11C16/0483 ,  G11C16/06 ,  G11C16/3454 ,  H01L27/11582 ,  H01L29/7926

摘要： 公开了一种非易失性存储器件，其包括：三维存储单元阵列，所述的三维存储单元阵列具有从最靠近衬底的最低存储单元阵列层向最远离衬底的最高存储单元阵列层延伸的字线；电压生成器电路，其产生第一电压信号和第二电压信号；以及行选择电路，其同时施加第一电压信号到被选字线和第二电压信号到未选字线。被选字线和未选字线具有不同电阻；然而在定义的时段内以相同的上升斜率将第一电压信号施加到被选字线以及将第二电压信号施加到未选字线。

公开(公告)号：CN118801872A

公开(公告)日：2024-10-18

申请号：CN202410428901.4

申请日：2024-04-10

申请人： 三星电子株式会社

发明人： 姜玄锡 ,  李政秀 ,  安恩志 ,  朴廷埈 ,  尹治元

IPC分类号： H03K19/0175

摘要： 一种半导体装置包括：第一上拉电路，其连接在供应第一电源电压的第一电源节点和信号通过其被输出的输出节点之间，并包括多个NMOS晶体管；第二上拉电路，其在第一电源节点与输出节点之间并联连接到第一上拉电路，并且包括多个PMOS晶体管；以及控制电路，其将第一上拉代码输出到第一上拉电路，并将第二上拉代码输出到第二上拉电路。在第一操作模式中，信号在低于第一电源电压的第一低电平与低于第一电源电压的1/2倍的第一高电平之间摆动，基于第一上拉代码确定第一上拉电路的电阻，并且基于第二上拉代码确定第二上拉电路的电阻。