公开(公告)号：CN110189987B

公开(公告)日：2023-12-26

申请号：CN201910119654.9

申请日：2019-02-18

申请人： 三星电子株式会社

发明人： 裵根熙 ,  朴钟撤 ,  金俊胜 ,  朴胜周 ,  朴荣周 ,  李学善

IPC分类号： H01L21/027

摘要： 本发明提供一种用于形成精细图案的方法，该方法包括：在半导体衬底上形成线图案和连接图案，该线图案沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开，该连接图案连接在第二方向上彼此相邻的线图案的部分；以及对连接图案执行离子束蚀刻工艺。该离子束蚀刻工艺在平行于由第一方向和垂直于半导体衬底的顶表面的第三方向限定的平面的入射方向上提供离子束，并且该离子束的入射方向不垂直于半导体衬底的顶表面。

公开(公告)号：CN101546693A

公开(公告)日：2009-09-30

申请号：CN200810149291.5

申请日：2008-09-27

申请人： 三星电子株式会社

发明人： 赵南勉 ,  宋永勋 ,  金明哲 ,  朴荣周 ,  李时镛

IPC分类号： H01L21/00 ,  H01L21/027 ,  H01L21/31 ,  H01L21/308 ,  H01L21/3213

CPC分类号： H01L21/02118 ,  H01L21/02282 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31058 ,  H01L21/312 ,  H01L21/32139 ,  H01L27/105 ,  H01L27/1052

摘要： 本发明提供了一种在集成电路制作过程中的构图方法，包括在半导体衬底上的第一区域中形成至少一个间隔物支持结构，并在所述间隔物支持结构的暴露表面和所述半导体衬底的第二区域上沉积掩模材料。从所述掩模材料位于所述第二区域中的部分上形成掩模结构，并且构图所述掩模材料，以在所述间隔物支持结构的侧壁形成间隔物，并且在所述掩模结构下形成掩模图案。所述间隔物支持结构和所述掩模结构由旋涂的相应的高碳含量材料组成，其具有基本相同的蚀刻选择性。

公开(公告)号：CN110189987A

公开(公告)日：2019-08-30

申请号：CN201910119654.9

申请日：2019-02-18

申请人： 三星电子株式会社

发明人： 裵根熙 ,  朴钟撤 ,  金俊胜 ,  朴胜周 ,  朴荣周 ,  李学善

IPC分类号： H01L21/027

摘要： 本发明提供一种用于形成精细图案的方法，该方法包括：在半导体衬底上形成线图案和连接图案，该线图案沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开，该连接图案连接在第二方向上彼此相邻的线图案的部分；以及对连接图案执行离子束蚀刻工艺。该离子束蚀刻工艺在平行于由第一方向和垂直于半导体衬底的顶表面的第三方向限定的平面的入射方向上提供离子束，并且该离子束的入射方向不垂直于半导体衬底的顶表面。

公开(公告)号：CN101764122B

公开(公告)日：2014-11-05

申请号：CN200910266337.6

申请日：2009-12-24

申请人： 三星电子株式会社

发明人： 朴荣周 ,  闵在豪 ,  金明哲 ,  金东灿 ,  沈载煌

IPC分类号： H01L23/522 ,  H01L23/482 ,  H01L27/115 ,  H01L21/768 ,  H01L21/60 ,  H01L21/8247

CPC分类号： H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L23/522 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11531 ,  H01L27/11548 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供了一种具有窄导线图案的半导体装置及其形成方法，其中使用双图案化，多个图案同时形成为具有不同宽度且某些区域的图案密度增加。该半导体装置包括多条导线，每条导线包括第一线部分和第二线部分，其中第一线部分沿第一方向在基板上延伸，第二线部分从所述第一线部分的一端沿第二方向延伸，并且第一方向与第二方向不同；多个接触垫，每个接触垫经由相应导线的第二线部分与多条导线中的相应导线相连；以及多条虚设导线，每条虚设导线包括第一虚设部分，该第一虚设部分沿第二方向从多个接触垫的相应接触垫平行于相应第二线部分延伸。

公开(公告)号：CN101546693B

公开(公告)日：2012-11-14

申请号：CN200810149291.5

申请日：2008-09-27

申请人： 三星电子株式会社

发明人： 赵南勉 ,  宋永勋 ,  金明哲 ,  朴荣周 ,  李时镛

IPC分类号： H01L21/00 ,  H01L21/027 ,  H01L21/31 ,  H01L21/308 ,  H01L21/3213

CPC分类号： H01L21/02118 ,  H01L21/02282 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31058 ,  H01L21/312 ,  H01L21/32139 ,  H01L27/105 ,  H01L27/1052

摘要： 本发明提供了一种在集成电路制作过程中的构图方法，包括在半导体衬底上的第一区域中形成至少一个间隔物支持结构，并在所述间隔物支持结构的暴露表面和所述半导体衬底的第二区域上沉积掩模材料。从所述掩模材料位于所述第二区域中的部分上形成掩模结构，并且构图所述掩模材料，以在所述间隔物支持结构的侧壁形成间隔物，并且在所述掩模结构下形成掩模图案。所述间隔物支持结构和所述掩模结构由旋涂的相应的高碳含量材料组成，其具有基本相同的蚀刻选择性。

公开(公告)号：CN101764122A

公开(公告)日：2010-06-30

申请号：CN200910266337.6

申请日：2009-12-24

申请人： 三星电子株式会社

发明人： 朴荣周 ,  闵在豪 ,  金明哲 ,  金东灿 ,  沈载煌

IPC分类号： H01L23/522 ,  H01L23/482 ,  H01L27/115 ,  H01L21/768 ,  H01L21/60 ,  H01L21/8247

CPC分类号： H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L23/522 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11531 ,  H01L27/11548 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供了一种具有窄导线图案的半导体装置及其形成方法，其中使用双图案化，多个图案同时形成为具有不同宽度且某些区域的图案密度增加。该半导体装置包括多条导线，每条导线包括第一线部分和第二线部分，其中第一线部分沿第一方向在基板上延伸，第二线部分从所述第一线部分的一端沿第二方向延伸，并且第一方向与第二方向不同；多个接触垫，每个接触垫经由相应导线的第二线部分与多条导线中的相应导线相连；以及多条虚设导线，每条虚设导线包括第一虚设部分，该第一虚设部分沿第二方向从多个接触垫的相应接触垫平行于相应第二线部分延伸。