内插器、半导体封装和制造内插器的方法

    公开(公告)号:CN107393834B

    公开(公告)日:2023-07-18

    申请号:CN201710324633.1

    申请日:2017-05-10

    Abstract: 一种制造内插器的方法包括:提供载体基板;在载体基板上形成单元再分布层,该单元再分布层包括导电通路插塞和导电再分布线;以及从单元再分布层去除载体基板。形成单元再分布层包括:形成包括第一通路孔图案的第一光敏图案层;在第一光敏图案层上形成第二光敏图案层,第二光敏图案层包括第二通路孔图案和再分布图案;用导电材料至少部分地填充第一通路孔图案、第二通路孔图案和再分布图案的内部;以及执行平坦化以使单元再分布层的顶表面变平。根据该方法,在导电结构下面没有底切发生并且在相邻的导电结构之间没有气泡,因而器件可靠性增强并且图案精确性被实现。

    封装的多芯片半导体装置
    2.
    发明公开

    公开(公告)号:CN113690213A

    公开(公告)日:2021-11-23

    申请号:CN202110211890.0

    申请日:2021-02-25

    Abstract: 提供了一种半导体封装件,所述半导体封装件包括:第一连接结构;第一半导体芯片,位于第一连接结构的上表面上;第一模制层,位于第一连接结构的上表面上,并且围绕第一半导体芯片;第一接合垫,位于第一半导体芯片上;第一接合绝缘层,位于第一半导体芯片和第一模制层上,并且围绕第一接合垫;第二接合垫,直接接触第一接合垫;第二接合绝缘层,围绕第二接合垫;以及第二半导体芯片,位于第二接合垫和第二接合绝缘层上。

    用于校正往复式扫描器的扫描头的对准误差的方法和设备

    公开(公告)号:CN1206161A

    公开(公告)日:1999-01-27

    申请号:CN98115990.7

    申请日:1998-07-14

    Inventor: 李赫宰 姜龟守

    Abstract: 一种用于校正往复型扫描器扫描头的对准误差的方法和设备,该方法包括以下步骤,当在预定时间选择一种对准误差校正方式时,将扫描头移动到面向在校正板上所形成的校正图形的位置上;通过扫描头来扫描该校正图形并且使用预定的操作函数,从被扫描的图形图像数据来计算该对准误差;在通过移动该图像数据的第一和最后象素对计算出的对准误差执行第一次校正后,通过将预定的校正函数应用到除了第一和最后象素外的剩余的象素上执行对该对准误差的第二次校正。

    半导体封装件
    6.
    发明公开
    半导体封装件 审中-实审

    公开(公告)号:CN115966546A

    公开(公告)日:2023-04-14

    申请号:CN202211244826.3

    申请日:2022-10-12

    Abstract: 一种半导体封装件包括第一半导体芯片和第二半导体芯片,所述第一半导体芯片包括第一半导体层、穿透所述第一半导体层的第一贯通电极、连接到所述第一贯通电极的第一接合焊盘以及第一绝缘接合层,所述第二半导体芯片位于所述第一半导体芯片上并且包括第二半导体层、接合到所述第一接合焊盘的第二接合焊盘和接合到所述第一绝缘接合层的第二绝缘接合层,其中,所述第一绝缘接合层包括第一绝缘材料,所述第二绝缘接合层包括与所述第一绝缘接合层形成接合界面的第一绝缘层和位于所述第一绝缘层上的第二绝缘层,所述第一绝缘层包括与所述第一绝缘材料不同的第二绝缘材料,并且所述第二绝缘层包括与所述第二绝缘材料不同的第三绝缘材料。

    网络电子设备的数据接口连接装置和方法

    公开(公告)号:CN1574845A

    公开(公告)日:2005-02-02

    申请号:CN200410059728.8

    申请日:2004-06-21

    Inventor: 李赫宰

    Abstract: 一种网络电子设备的数据接口连接装置和方法。该数据接口连接装置包括:数据接收单元,用于经由网络从主机接收执行包数据以执行网络电子设备的功能,和接收控制包数据以控制网络电子设备;数据存储控制单元,用于控制执行包数据和/或控制包数据的存储;数据存储单元,用于存储执行包数据和/或控制包数据;网络处理单元,用于生成存储在数据存储单元中的执行包数据的传输描述符,和/或生成存储在数据存储单元的控制包数据的控制块;以及接口控制单元,用于通过直接存储器存取将对应于传输描述符的包数据发送至网络电子设备,和/或将对应于控制块的包数据发送至网络电子设备,并且用于从网络电子设备接收作为对控制包数据的响应的响应包数据。

    半导体封装
    10.
    发明授权

    公开(公告)号:CN111092060B

    公开(公告)日:2025-04-04

    申请号:CN201911012951.X

    申请日:2019-10-23

    Abstract: 提供一种半导体封装。半导体封装包括:下结构,包括上绝缘层及上焊盘;以及半导体芯片,设置在下结构上且包括下绝缘层及下焊盘。下绝缘层接触上绝缘层并耦合到上绝缘层,并且下焊盘接触上焊盘并耦合到上焊盘,且半导体芯片的旁侧在半导体芯片的上侧与下侧之间延伸且包括凹缩部分。

Patent Agency Ranking