存储器器件和存储器单元

    公开(公告)号:CN111192613B

    公开(公告)日:2024-10-18

    申请号:CN201911050560.7

    申请日:2019-10-31

    Abstract: 提供了存储器器件和存储器单元。该存储器器件包括字线、与字线交叉的位线、以及在字线和位线的交叉处的存储器单元。该存储器单元包括连接到字线的第一电极、连接到位线的第二电极、以及在第一电极和第二电极之间的选择元件层。该选择元件层包括Ge‑Se‑Te、Ge‑Se‑Te‑As和Ge‑Se‑Te‑As‑Si中的一种,并且Ge‑Se‑Te‑As和Ge‑Se‑Te‑As‑Si中的每种的砷(As)成分的组分比率大于0.01且小于0.17。

    具有改善可靠性的铁电随机存取存储器器件

    公开(公告)号:CN1112704C

    公开(公告)日:2003-06-25

    申请号:CN98117489.2

    申请日:1998-09-08

    CPC classification number: G11C11/22

    Abstract: 揭示了一种铁电随机存取存储器(FRAM)器件,包括一条字线,一条极板线,一条位线,和一个铁电存储单元。该铁电存储单元包括一个铁电电容器和一个选择晶体管。铁电电容器的一个电极经选择晶体管与位线耦合,其另一电极与极板线耦合,选择晶体管的控制极与字线耦合。该FRAM器件还包括一个用于产生提供至极板线的一个极板脉冲信号的极板脉冲发生器。根据不同的操作模式,产生的极板脉冲信号具有不同的电压电平。

    半导体器件及其制造方法

    公开(公告)号:CN107104104B

    公开(公告)日:2020-11-03

    申请号:CN201710075833.8

    申请日:2017-02-13

    Abstract: 本发明提供了存储器件及制造该存储器件的方法。存储器件的存储单元与第一电极线和第二电极线分开地形成,其中存储单元之上的第二电极线通过镶嵌工艺形成,从而避免与对存储单元之上的绝缘层过度地或不足地进行CMP相关的复杂情况。

    半导体器件
    8.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN112467026A

    公开(公告)日:2021-03-09

    申请号:CN202011084987.1

    申请日:2017-02-13

    Abstract: 本发明提供了半导体器件,包括:第一电极线,在第一方向上延伸;第二电极线,设置在第一电极线之上,并在不同于第一方向的第二方向上延伸;第一存储单元,设置在第一电极线和第二电极线的交叉处并在第一电极线和第二电极线之间;第一绝缘层,设置在两个相邻的第一电极线之间并在第一方向上延伸;第二绝缘层,在相邻的第一存储单元之间设置在第一绝缘层和第一电极线上;以及第三绝缘层,在两个相邻的第二电极线之间设置在第二绝缘层上并在第二方向上延伸。第二绝缘层的顶表面比第二电极线的底表面高,第一电极线的下部在第二方向上比第一电极线的上部宽。

    存储器器件和存储器单元

    公开(公告)号:CN111192613A

    公开(公告)日:2020-05-22

    申请号:CN201911050560.7

    申请日:2019-10-31

    Abstract: 提供了存储器器件和存储器单元。该存储器器件包括字线、与字线交叉的位线、以及在字线和位线的交叉处的存储器单元。该存储器单元包括连接到字线的第一电极、连接到位线的第二电极、以及在第一电极和第二电极之间的选择元件层。该选择元件层包括Ge-Se-Te、Ge-Se-Te-As和Ge-Se-Te-As-Si中的一种,并且Ge-Se-Te-As和Ge-Se-Te-As-Si中的每种的砷(As)成分的组分比率大于0.01且小于0.17。

Patent Agency Ranking