多方向沟道晶体管和包括多方向沟道晶体管的半导体器件

    公开(公告)号:CN111725314B

    公开(公告)日:2024-02-23

    申请号:CN201910987953.4

    申请日:2019-10-17

    摘要: 提供了具有多方向沟道和拥有增加的有效宽度的栅极的多方向沟道晶体管、以及包括该多方向沟道晶体管的半导体器件,其中该多方向沟道晶体管包括:至少一个鳍,在衬底上的有源区上,并且与在第一方向上延伸的凹陷相邻设置;栅线,在交叉第一方向的第二方向上延伸,并且覆盖所述至少一个鳍和凹陷的至少一部分;源/漏区,在栅线两侧处的有源区上;以及沟道区,在源/漏区之间在栅线下方的有源区中,其中第一方向与第二方向斜交,并且栅线下方的电介质膜在所述至少一个鳍和凹陷两者上具有基本相同的厚度。

    半导体装置
    2.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN117320447A

    公开(公告)日:2023-12-29

    申请号:CN202310653535.8

    申请日:2023-06-02

    IPC分类号: H10B12/00 H01L29/06

    摘要: 提供了半导体装置。所述半导体装置包括第一有源图案,第一有源图案在存储器单元区域中包括在基底的上部中,并且具有孤立形状,第一有源图案延伸使得与第一方向倾斜的方向是第一有源图案的长轴方向。第一器件隔离图案设置在包括在基底中的第一沟槽内,并覆盖第一有源图案的侧壁。第一栅极结构在第一有源图案和第一器件隔离图案的上部上设置在沿第一方向延伸的栅极沟槽内部。阻挡杂质区域选择性地形成在仅第一有源图案的长轴的两个侧壁的表面上。第一杂质区域和第二杂质区域设置在第一有源图案的与第一栅极结构的两侧相邻的上部上。

    集成电路装置
    3.
    发明公开
    集成电路装置 审中-实审

    公开(公告)号:CN114171079A

    公开(公告)日:2022-03-11

    申请号:CN202111044466.8

    申请日:2021-09-07

    摘要: 一种集成电路装置,包括被配置为读出位线的电压变化的读出放大器,其中,读出放大器包括:读出放大器单元,其连接到位线和互补位线,被配置为响应于控制信号读出位线的电压变化,被配置为基于读出的电压变化调整读出位线和互补读出位线的电压,并且包括第一PMOS晶体管和第一NMOS晶体管;以及第一偏移消除单元,其响应于偏移消除信号将位线连接到互补读出位线,并且包括布置在第一NMOS晶体管和第一PMOS晶体管之间的第一偏移消除晶体管,其中,第一偏移消除晶体管与第一NMOS晶体管共享公共杂质区。

    多方向沟道晶体管和包括多方向沟道晶体管的半导体器件

    公开(公告)号:CN111725314A

    公开(公告)日:2020-09-29

    申请号:CN201910987953.4

    申请日:2019-10-17

    摘要: 提供了具有多方向沟道和拥有增加的有效宽度的栅极的多方向沟道晶体管、以及包括该多方向沟道晶体管的半导体器件,其中该多方向沟道晶体管包括:至少一个鳍,在衬底上的有源区上,并且与在第一方向上延伸的凹陷相邻设置;栅线,在交叉第一方向的第二方向上延伸,并且覆盖所述至少一个鳍和凹陷的至少一部分;源/漏区,在栅线两侧处的有源区上;以及沟道区,在源/漏区之间在栅线下方的有源区中,其中第一方向与第二方向斜交,并且栅线下方的电介质膜在所述至少一个鳍和凹陷两者上具有基本相同的厚度。

    半导体器件
    5.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118338674A

    公开(公告)日:2024-07-12

    申请号:CN202410038026.9

    申请日:2024-01-09

    IPC分类号: H10B12/00

    摘要: 一种半导体器件可以包括基板,该基板包括绝缘基板。半导体层在基板上。有源图案在半导体层上。位线设置在绝缘基板中。位线沿着平行于基板的底表面的第一方向延伸。掩埋节点接触在垂直于基板的底表面的方向上穿透半导体层。字线在平行于基板的底表面并与第一方向交叉的第二方向上穿透有源图案。有源图案可以通过掩埋节点接触连接到位线。掩埋节点接触的顶表面可以高于有源图案的底表面。