公开(公告)号：CN110047768B

公开(公告)日：2022-10-28

申请号：CN201910022672.5

申请日：2019-01-10

Applicant: 三菱电机株式会社

Inventor： 中村卓誉 ,  酒井雅

IPC: H01L21/66 ,  H01L23/544

Abstract: 目的在于提供一种能够决定恰当的测试条件的技术。测试条件决定装置(1)具备图谱创建部(11)、耐压推定部(12)、测试条件决定部(13)。图谱创建部(11)基于外延生长层的厚度的测定值、外延生长层的载流子浓度的测定值、以及外延生长层及衬底的结晶缺陷的测定结果，对与芯片(22)相关的晶圆图(25)进行创建。耐压推定部(12)基于晶圆图(25)对芯片(22)的耐压进行推定。测试条件决定部(13)基于耐压推定部(12)的推定结果决定应运用于芯片(22)的测试条件。

公开(公告)号：CN118817710A

公开(公告)日：2024-10-22

申请号：CN202410433476.8

申请日：2024-04-11

Applicant: 三菱电机株式会社

Inventor： 中村卓誉 ,  大木博文 ,  木村泰广 ,  香月真一郎

IPC: G01N21/95 ,  H01L21/67 ,  H01L21/66

Abstract: 本发明提供缩短微管缺陷的检测时间的半导体检查装置。半导体检查装置包括缺陷检测部(2)及控制部(4)。缺陷检测部(2)对具有第1主面(6A)和第2主面(6B)且包括向预定的方向以偏离角倾斜的SiC晶体的半导体晶片，检查第1主面(6A)来检测第1主面(6A)所包含的晶体缺陷即第1缺陷(7A)，检查第2主面(6B)来检测第2主面(6B)所包含的晶体缺陷即第2缺陷(7B)。控制部(4)在由缺陷检测部(2)检测第2缺陷(7B)时以对半导体晶片的第(2)主面(6B)的一部分区域即检查区域进行检查的方式控制缺陷检测部(2)。该检查区域基于第1缺陷(7A)的检测位置、半导体晶片的厚度(T)及偏离角(θ)决定。

公开(公告)号：CN111799321A

公开(公告)日：2020-10-20

申请号：CN202010242854.6

申请日：2020-03-31

Applicant: 三菱电机株式会社

Inventor： 酒井雅 ,  三谷阳一郎 ,  中村卓誉

IPC: H01L29/06 ,  H01L29/16 ,  H01L21/04

Abstract: 本发明的目的在于针对碳化硅外延晶片，降低从器件工作层的中途产生的胡萝卜缺陷和三角缺陷。碳化硅外延晶片(20)具有碳化硅基板(1)、在碳化硅基板(1)之上形成的碳化硅外延层(12、13)。碳化硅外延层(12、13)具有三角缺陷(30)。碳化硅外延层(12、13)在三角缺陷(30)的表面形态上的三角缺陷(30)的内侧具有台阶(31)。

公开(公告)号：CN110047768A

公开(公告)日：2019-07-23

申请号：CN201910022672.5

申请日：2019-01-10

Applicant: 三菱电机株式会社

Inventor： 中村卓誉 ,  酒井雅

IPC: H01L21/66 ,  H01L23/544

Abstract: 目的在于提供一种能够决定恰当的测试条件的技术。测试条件决定装置(1)具备图谱创建部(11)、耐压推定部(12)、测试条件决定部(13)。图谱创建部(11)基于外延生长层的厚度的测定值、外延生长层的载流子浓度的测定值、以及外延生长层及衬底的结晶缺陷的测定结果，对与芯片(22)相关的晶圆图(25)进行创建。耐压推定部(12)基于晶圆图(25)对芯片(22)的耐压进行推定。测试条件决定部(13)基于耐压推定部(12)的推定结果决定应运用于芯片(22)的测试条件。

公开(公告)号：CN102479807A

公开(公告)日：2012-05-30

申请号：CN201110380426.0

申请日：2011-11-25

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  鹿口直斗 ,  中村卓誉

IPC: H01L29/24 ,  H01L29/36 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7811

Abstract: 本发明提供一种碳化硅半导体装置及其制造方法。在具有作为JTE区域或者FLR的终端区域的碳化硅半导体装置的制造中，增大将在终端区域表面产生的损伤层除去的刻蚀量的容限。碳化硅半导体装置在半导体元件的终端部具有作为JTE（JunctionTerminationExtension）区域或者FLR（FieldLimitingRing）的终端区域。终端区域利用将杂质的种类以及注入能量固定的一个阶段的离子注入形成。在终端区域的深度方向的杂质浓度分布中，最浅的位置的浓度峰值位于比表面深0.35μm的位置，并且，表面部的浓度为最浅的浓度峰值的十分之一以下。

公开(公告)号：CN113964016B

公开(公告)日：2024-12-20

申请号：CN202110805979.X

申请日：2021-07-16

Applicant: 三菱电机株式会社

Inventor： 酒井雅 ,  沟部卓真 ,  中村卓誉

IPC: H01L21/02 ,  C30B29/36 ,  C30B25/14 ,  C30B25/16 ,  C30B25/20

Abstract: 提供适于抑制三角缺陷的产生的碳化硅外延晶片的制造方法。碳化硅外延晶片的制造方法具有：蚀刻工序，使用包含H2的蚀刻气体而在第一温度下对碳化硅基板的表面进行蚀刻；平坦化处理工序，使用包含H2气、第一Si供给气体和第一C供给气体的气体在第二温度下使在蚀刻工序中被蚀刻的表面平坦化；以及外延层生长工序，在通过平坦化处理工序而被平坦化的表面之上，使用包含第二Si供给气体和第二C供给气体的气体在第三温度下进行外延生长，第一温度T1、第二温度T2、第三温度T3满足T1>T2>T3。

公开(公告)号：CN104871301A

公开(公告)日：2015-08-26

申请号：CN201280077851.5

申请日：2012-12-20

Applicant: 三菱电机株式会社

Inventor： 杉本博司 ,  中村卓誉

IPC: H01L21/66

CPC classification number: H01L22/20 ,  H01L22/14 ,  H01L25/18 ,  H01L29/1608 ,  H01L29/7805 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够良好地维持半导体装置的正向特性，并且能够防止单位芯片的制造成本增加的碳化硅半导体装置的制造方法。本发明具有下述工序：对作为元件构造的体二极管(1、1A)的正向通电的特性进行检测的工序(a)；基于工序(a)的检测结果，将体二极管(1)以及体二极管(1A)区分为适合正向通电的第1组和不适合正向通电的第2组的工序(b)；使用第1组的体二极管(1)制造需要正向通电的碳化硅半导体MOSFET(10)，使用第2组的体二极管(1A)制造不需要正向通电的碳化硅半导体MOSFET(10A)的工序(c)。

公开(公告)号：CN102479807B

公开(公告)日：2014-12-10

申请号：CN201110380426.0

申请日：2011-11-25

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  鹿口直斗 ,  中村卓誉

IPC: H01L29/24 ,  H01L29/36 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7811

Abstract: 本发明提供一种碳化硅半导体装置及其制造方法。在具有作为JTE区域或者FLR的终端区域的碳化硅半导体装置的制造中，增大将在终端区域表面产生的损伤层除去的刻蚀量的容限。碳化硅半导体装置在半导体元件的终端部具有作为JTE（Junction Termination Extension）区域或者FLR（Field Limiting Ring）的终端区域。终端区域利用将杂质的种类以及注入能量固定的一个阶段的离子注入形成。在终端区域的深度方向的杂质浓度分布中，最浅的位置的浓度峰值位于比表面深0.35μm的位置，并且，表面部的浓度为最浅的浓度峰值的十分之一以下。

公开(公告)号：CN113964016A

公开(公告)日：2022-01-21

申请号：CN202110805979.X

申请日：2021-07-16

Applicant: 三菱电机株式会社

Inventor： 酒井雅 ,  沟部卓真 ,  中村卓誉

IPC: H01L21/02 ,  C30B29/36 ,  C30B25/14 ,  C30B25/16 ,  C30B25/20

Abstract: 提供适于抑制三角缺陷的产生的碳化硅外延晶片的制造方法。碳化硅外延晶片的制造方法具有：蚀刻工序，使用包含H2的蚀刻气体而在第一温度下对碳化硅基板的表面进行蚀刻；平坦化处理工序，使用包含H2气、第一Si供给气体和第一C供给气体的气体在第二温度下使在蚀刻工序中被蚀刻的表面平坦化；以及外延层生长工序，在通过平坦化处理工序而被平坦化的表面之上，使用包含第二Si供给气体和第二C供给气体的气体在第三温度下进行外延生长，第一温度T1、第二温度T2、第三温度T3满足T1>T2>T3。

公开(公告)号：CN107078032A

公开(公告)日：2017-08-18

申请号：CN201480082708.4

申请日：2014-10-14

Applicant: 三菱电机株式会社

Inventor： 滨野健一 ,  服部亮 ,  中村卓誉

IPC: H01L21/205 ,  C30B29/36 ,  G01B11/06 ,  H01L21/20 ,  H01L21/66 ,  C23C16/42

CPC classification number: H01L21/02378 ,  C23C16/42 ,  C30B29/36 ,  G01B9/02084 ,  G01B11/0625 ,  H01L21/02447 ,  H01L21/02502 ,  H01L21/02529 ,  H01L21/02576 ,  H01L22/12

Abstract: 本发明的目的在于提供一种碳化硅外延晶片的制造方法，该碳化硅外延晶片的制造方法能够高精度地形成预定的层厚的多个碳化硅外延层。在本发明中，在n型SiC衬底(1)之上，以使与n型SiC衬底(1)之间的杂质浓度的变化率大于或等于20％的方式形成第一n型SiC外延层(2)。在第一n型SiC外延层(2)之上，以使与第一n型SiC外延层(2)之间的杂质浓度的变化率大于或等于20％的方式形成第二n型SiC外延层(3)。