公开(公告)号：CN104871301B

公开(公告)日：2017-07-14

申请号：CN201280077851.5

申请日：2012-12-20

Applicant: 三菱电机株式会社

Inventor： 杉本博司 ,  中村卓誉

IPC: H01L21/66

CPC classification number: H01L22/20 ,  H01L22/14 ,  H01L25/18 ,  H01L29/1608 ,  H01L29/7805 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够良好地维持半导体装置的正向特性，并且能够防止单位芯片的制造成本增加的碳化硅半导体装置的制造方法。本发明具有下述工序：对作为元件构造的体二极管(1、1A)的正向通电的特性进行检测的工序(a)；基于工序(a)的检测结果，将体二极管(1)以及体二极管(1A)区分为适合正向通电的第1组和不适合正向通电的第2组的工序(b)；使用第1组的体二极管(1)制造需要正向通电的碳化硅半导体MOSFET(10)，使用第2组的体二极管(1A)制造不需要正向通电的碳化硅半导体MOSFET(10A)的工序(c)。

公开(公告)号：CN1787228A

公开(公告)日：2006-06-14

申请号：CN200510082033.6

申请日：2005-07-05

Applicant: 三菱电机株式会社

Inventor： 大塚健一 ,  樽井阳一郎 ,  松野吉德 ,  黑田研一 ,  杉本博司

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L29/1608 ,  H01L29/872 ,  Y10S388/917

Abstract: 提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的JTE结构。该半导体器件包括：与在SiC衬底(1)上形成的n型漂移层(2)进行肖特基接触的正电极(3)、和在正电极(3)的外周部形成的JTE区(6)。JTE区(6)由在包含漂移层(2)的上部中的正电极(3)的边缘之下的区域上形成的第一p型区(6a)和在其外侧形成且杂质面浓度比第一p型区(6a)低的第二p型区(6b)构成。在距正电极(3)的边缘≥15μm的外侧处设置第二p型区(6b)。第一p型区(6a)的杂质面浓度为1.8×1013～4×1013cm－2、第二p型区(6b)杂质面浓度为1×1013～2.5×1013cm－2。

公开(公告)号：CN104871301A

公开(公告)日：2015-08-26

申请号：CN201280077851.5

申请日：2012-12-20

Applicant: 三菱电机株式会社

Inventor： 杉本博司 ,  中村卓誉

IPC: H01L21/66

CPC classification number: H01L22/20 ,  H01L22/14 ,  H01L25/18 ,  H01L29/1608 ,  H01L29/7805 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够良好地维持半导体装置的正向特性，并且能够防止单位芯片的制造成本增加的碳化硅半导体装置的制造方法。本发明具有下述工序：对作为元件构造的体二极管(1、1A)的正向通电的特性进行检测的工序(a)；基于工序(a)的检测结果，将体二极管(1)以及体二极管(1A)区分为适合正向通电的第1组和不适合正向通电的第2组的工序(b)；使用第1组的体二极管(1)制造需要正向通电的碳化硅半导体MOSFET(10)，使用第2组的体二极管(1A)制造不需要正向通电的碳化硅半导体MOSFET(10A)的工序(c)。

公开(公告)号：CN101268555B

公开(公告)日：2011-09-14

申请号：CN200680034006.4

申请日：2006-04-24

Applicant: 三菱电机株式会社

Inventor： 杉本博司 ,  松野吉德 ,  大塚健一 ,  三上登 ,  黑田研一

IPC: H01L29/161 ,  H01L29/04 ,  H01L29/861

CPC classification number: H01L29/8611 ,  H01L21/0445 ,  H01L29/045 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/6606

Abstract: 在n-型碳化硅倾斜的衬底(2)的主表面上形成通过外延生长的方法由碳化硅制成的n-型电压阻隔层(3)。在n-型电压阻隔层(3)上形成了当从上方观看时是矩形的p-型碳化硅区域(4)。在p-型碳化硅区域(4)的表面上形成了p-型接触电极(5)。在p-型碳化硅区域(4)中，易于引起雪崩击穿的且与碳化硅晶体(11-20)的平面(14a)平行的p-型碳化硅区域(4)的外围位于短边上。这样，能够提高碳化硅半导体器件的电介质强度。

公开(公告)号：CN100590884C

公开(公告)日：2010-02-17

申请号：CN200510082033.6

申请日：2005-07-05

Applicant: 三菱电机株式会社

Inventor： 大塚健一 ,  樽井阳一郎 ,  松野吉德 ,  黑田研一 ,  杉本博司

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L29/1608 ,  H01L29/872 ,  Y10S388/917

Abstract: 提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的JTE结构。该半导体器件包括：与在SiC衬底(1)上形成的n型漂移层(2)进行肖特基接触的正电极(3)、和在正电极(3)的外周部形成的JTE区(6)。JTE区(6)由在包含漂移层(2)的上部中的正电极(3)的边缘之下的区域上形成的第一p型区(6a)和在其外侧形成且杂质面浓度比第一p型区(6a)低的第二p型区(6b)构成。在距正电极(3)的边缘≥15μm的外侧处设置第二p型区(6b)。第一p型区(6a)的杂质面浓度为1.8×1013～4×1013cm-2、第二p型区(6b)杂质面浓度为1×1013～2.5×1013cm-2。

公开(公告)号：CN101268555A

公开(公告)日：2008-09-17

申请号：CN200680034006.4

申请日：2006-04-24

Applicant: 三菱电机株式会社

Inventor： 杉本博司 ,  松野吉德 ,  大塚健一 ,  三上登 ,  黑田研一

IPC: H01L29/161 ,  H01L29/04 ,  H01L29/861

CPC classification number: H01L29/8611 ,  H01L21/0445 ,  H01L29/045 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/6606

Abstract: 在n－型碳化硅倾斜的衬底(2)的主表面上形成通过外延生长的方法由碳化硅制成的n－型电压阻隔层(3)。在n－型电压阻隔层(3)上形成了当从上方观看时是矩形的p－型碳化硅区域(4)。在p－型碳化硅区域(4)的表面上形成了p－型接触电极(5)。在p－型碳化硅区域(4)中，易于引起雪崩击穿的且与碳化硅晶体(11－20)的平面(14a)平行的p－型碳化硅区域(4)的外围位于短边上。这样，能够提高碳化硅半导体器件的电介质强度。