-
公开(公告)号：CN114008748A
公开(公告)日：2022-02-01
申请号：CN201980097657.5
申请日：2019-06-27
Applicant: 三菱电机株式会社
Inventor： 惠良淳史
IPC: H01L21/3065
Abstract: 包括：在n型InP基板(10)的表面形成半导体层的工序；对所述半导体层的一部分进行蚀刻来形成活性层脊(20)的蚀刻工序；边供给结晶生长的原料气体和蚀刻气体，边去除附着于被蚀刻的半导体层的表面的Si的清洁工序；以及在比所述清洁工序中的温度高的处理温度下，在活性层脊(20)的两侧形成埋入层(40)的结晶生长工序，以保持脊形状的状态进行清洁。
-
公开(公告)号：CN113348537A
公开(公告)日：2021-09-03
申请号：CN201980088306.8
申请日：2019-02-05
Applicant: 三菱电机株式会社
IPC: H01L21/338 , H01L29/778 , H01L29/812
Abstract: 本申请发明的半导体装置具备基板、重叠于该基板上的多个半导体层、和设置于该多个半导体层上的栅电极、漏电极和源电极；该多个半导体层各自具有由GaN形成的沟道层和与该沟道层的上表面相接而设置且由AlxGa1－xN形成的阻挡层，该多个半导体层中最上面的半导体层所具有的沟道层的碳浓度低于该多个半导体层中除该最上面的半导体层以外的半导体层所具有的沟道层的碳浓度的平均值。
-
公开(公告)号：CN108231556A
公开(公告)日：2018-06-29
申请号：CN201711326833.7
申请日：2017-12-13
Applicant: 三菱电机株式会社
IPC: H01L21/205
CPC classification number: H01L21/0262 , C23C16/303 , H01L21/02 , H01L21/0254 , H01L21/205 , H01L29/20 , H01L29/2003 , H01L29/205 , H01L29/66 , H01L29/66462 , H01L29/778 , H01L29/7787 , H01L29/812
Abstract: 本发明提供沟道层与阻挡层的分界面的陡峭度高且阻挡层的结晶性恶化受到抑制的III‑V族氮化物半导体外延片的制造方法。首先，实施对Ga原料气体进行供给而使GaN沟道层生长的第1生长工序。接下来，实施降低温度的降温工序。接下来，实施对Al原料气体进行供给的预供气工序。接下来，实施在不对Al原料气体进行供给的状态下提高温度的升温工序。接下来，实施对Al原料气体进行供给、对Ga原料气体及In原料气体中的至少任一者进行供给而使AlxGayInzN阻挡层生长的第2生长工序。
-
公开(公告)号：CN111406306B
公开(公告)日：2024-03-12
申请号：CN201780097248.6
申请日：2017-12-01
Applicant: 三菱电机株式会社
Inventor： 惠良淳史
IPC: H01L21/205
Abstract: 特征在于，具有下述工序：在沟道层之上利用InAlN或InAlGaN形成阻挡层；一边提高生长温度一边在该阻挡层之上利用InGaN形成过渡层；以及在该过渡层之上利用GaN形成覆盖层。
-
公开(公告)号：CN106935644B
公开(公告)日：2020-10-30
申请号：CN201610921150.5
申请日：2016-10-21
Applicant: 三菱电机株式会社
IPC: H01L29/778 , H01L29/205 , H01L29/207 , H01L21/335
Abstract: 得到能够使夹断特性、截止耐压及瞬态响应全部变得良好的半导体装置。含有碳的第一GaN层(3)设置在衬底(1)之上。含有过渡金属和碳的第二GaN层(4)设置在第一GaN层(3)之上。含有过渡金属和碳的第三GaN层(5)设置在第二GaN层(4)之上。带隙比GaN大的电子供给层(6)设置在第三GaN层(5)之上。第三GaN层(5)的过渡金属浓度为，从第二GaN层(4)朝向电子供给层(6)，从第二GaN层(4)的过渡金属浓度起逐渐降低，在从电子供给层(6)的下端起深度100nm的位置处比1×1015cm－3高。第二GaN层(4)的上端比从电子供给层(6)的下端起的800nm处深。第三GaN层(5)的碳浓度比第一及第二GaN层(3、4)的碳浓度低。
-
Patent Agency Ranking
公开(公告)号：CN105405761A
公开(公告)日：2016-03-16
申请号：CN201510571584.2
申请日：2015-09-09
Applicant: 三菱电机株式会社
IPC: H01L21/335 , H01L21/205 , H01L29/778 , H01L29/205
CPC classification number: H01L21/02458 , H01L21/02381 , H01L21/02505 , H01L21/0254 , H01L21/0262 , H01L29/2003 , H01L29/66462 , H01L29/7786 , H01L29/205
Abstract: 本发明得到一种高电子迁移率晶体管的制造方法，其能够抑制在GaN沟道层的表面处的损坏、陷阱等，提高设备特性。在Si衬底(1)上，以第1生长条件形成GaN沟道层(3)。在GaN沟道层(3)上，一边从第1生长条件变化为第2生长条件，一边形成GaN转变层(4)。在GaN转变层(4)上，以第2生长条件形成AlGaN电子供给层(5)。不进行生长中断而连续地形成GaN沟道层(3)、GaN转变层(4)、以及AlGaN电子供给层(5)。
-
公开(公告)号：CN115088058B
公开(公告)日：2024-10-25
申请号：CN202080096401.5
申请日：2020-02-17
Applicant: 三菱电机株式会社
Inventor： 惠良淳史
IPC: H01L21/20 , H01L21/205 , H01L21/338 , H01L29/778 , H01L29/812
Abstract: 本公开所涉及的外延晶片具备：基板；缓冲层，含有以组成式AlxGayInzN(x+y+z＝1、y＞0)表示的晶体，并设置于基板之上；背势垒层，含有以组成式AlxGayInzN(x+y+z＝1、y＞0、z＞0)表示的晶体，并设置于缓冲层之上；沟道层，含有以组成式AlxGayInzN(x+y+z＝1、y＞0)表示的晶体，并设置于背势垒层之上；以及电子供给层，含有以组成式AlxGayInzN(x+y+z＝1、x＞0)表示的晶体，并设置于沟道层之上。外延晶片的特征在于，沟道层由电子供给层侧的沟道层上层和背势垒层侧的沟道层下层构成，沟道层下层的C的浓度比沟道层上层高，沟道层下层包含Si。
-
公开(公告)号：CN111406306A
公开(公告)日：2020-07-10
申请号：CN201780097248.6
申请日：2017-12-01
Applicant: 三菱电机株式会社
Inventor： 惠良淳史
IPC: H01L21/205
Abstract: 特征在于，具有下述工序：在沟道层之上利用InAlN或InAlGaN形成阻挡层；一边提高生长温度一边在该阻挡层之上利用InGaN形成过渡层；以及在该过渡层之上利用GaN形成覆盖层。
-
公开(公告)号：CN118591955A
公开(公告)日：2024-09-03
申请号：CN202280086468.X
申请日：2022-02-10
Applicant: 三菱电机株式会社
Inventor： 惠良淳史
IPC: H01S5/22
Abstract: 本发明的半导体激光元件具备：脊(22)，从下侧起依次层叠有n型包层(14)、下侧光限制层(16)、活性层(18)以及上侧光限制层(20)；电流阻挡层(30)，埋入于脊(22)的两侧，并且从下侧起依次层叠有覆盖脊(22)的侧面的半绝缘阻挡层(24)、中间阻挡层(26)以及n型阻挡层(28)；以及p型包层(32)，形成于脊(22)以及电流阻挡层(30)之上，脊(22)的最上层为上侧光限制层(20)，中间阻挡层(26)的导带的底部的能级相对于半绝缘阻挡层(24)高。
-
公开(公告)号：CN115088058A
公开(公告)日：2022-09-20
申请号：CN202080096401.5
申请日：2020-02-17
Applicant: 三菱电机株式会社
Inventor： 惠良淳史
IPC: H01L21/20 , H01L21/205 , H01L21/338 , H01L29/778 , H01L29/812
Abstract: 本公开所涉及的外延晶片具备：基板；缓冲层，含有以组成式AlxGayInzN(x+y+z＝1、y＞0)表示的晶体，并设置于基板之上；背势垒层，含有以组成式AlxGayInzN(x+y+z＝1、y＞0、z＞0)表示的晶体，并设置于缓冲层之上；沟道层，含有以组成式AlxGayInzN(x+y+z＝1、y＞0)表示的晶体，并设置于背势垒层之上；以及电子供给层，含有以组成式AlxGayInzN(x+y+z＝1、x＞0)表示的晶体，并设置于沟道层之上。外延晶片的特征在于，沟道层由电子供给层侧的沟道层上层和背势垒层侧的沟道层下层构成，沟道层下层的C的浓度比沟道层上层高，沟道层下层包含Si。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
