-
公开(公告)号：CN115911118B
公开(公告)日：2023-07-18
申请号：CN202211406002.1
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT器件的发射极、IGBT栅极和集电极；虚设栅极，设置于栅极和发射极之间；NMOS管，NMOS管设置于衬底上，且设置于IGBT栅极和虚设栅极之间，NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；PMOS管，PMOS管设置于衬底上，且设置于虚设栅极和发射极之间，PMOS管的源极与虚设栅极电连接，漏极与发射极电连接，栅极通过电感与发射极电连接。本发明通过在器件不同工作状态(导通状态和开通过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
-
公开(公告)号：CN115483105A
公开(公告)日：2022-12-16
申请号：CN202211139563.X
申请日：2022-09-19
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L21/331 , H01L29/739 , H01L27/06
摘要： 本发明提供一种并联FRD的双芯片IGBT结构及制作方法，该方法包括：提供第一导电类型衬底，衬底包括IGBT形成区域和FRD形成区域；于FRD形成区域的衬底中形成第二导电类型掺杂的FRD极区；于IGBT形成区域的衬底中形成栅极结构；于IGBT形成区域的衬底中形成第二导电类型掺杂的阱区，并于阱区中形成第一导电类型掺杂的发射区；于发射区上形成发射极金属层，于FRD极区上形成FRD第一电极；于衬底远离发射区的一面形成背面金属层。本发明通过于同一衬底上形成IGBT芯片和匹配的FRD芯片，能够减少封装上芯次数，降低封装面积；并且，双芯片设计能够降低芯片边缘和中间位置的应力，提高生产良率。
-
公开(公告)号：CN115714138B
公开(公告)日：2023-08-15
申请号：CN202211408019.0
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT器件的发射极、IGBT栅极和集电极；虚设栅极，设置于栅极和发射极之间；第一NMOS管，第一NMOS管设置于IGBT栅极和虚设栅极之间，第一NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；第二NMOS管，第二NMOS管设置于虚设栅极和发射极之间，第二NMOS管的源极与虚设栅极电连接，漏极与发射极电连接，栅极通过电感与发射极电连接。本发明通过在器件不同工作状态(导通状态和关断过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
-
公开(公告)号：CN116190435A
公开(公告)日：2023-05-30
申请号：CN202211405951.8
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/311 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT的发射极、栅极和集电极；虚设栅极，设置于栅极和IGBT发射极之间；NMOS管，其源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；NPN三极管，其集电极与虚设栅极电连接，发射极与IGBT发射极电连接，基极通过电感与IGBT发射极电连接；PNP三极管，其集电极与虚设栅极电连接，发射极与IGBT发射极电连接，基极通过所述电感与IGBT发射极电连接。本发明通过在器件不同工作状态(导通、开通和关断)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
-
公开(公告)号：CN115566060A
公开(公告)日：2023-01-03
申请号：CN202211408017.1
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT发射极、IGBT栅极和IGBT集电极；虚设栅极，设置于栅极和IGBT发射极之间；NMOS管，设置于IGBT栅极和虚设栅极之间，NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；NPN三极管，设置于虚设栅极和IGBT发射极之间，NPN三极管的集电极与虚设栅极电连接，发射极与IGBT发射极电连接，基极通过电感与IGBT发射极电连接。本发明通过在器件不同工作状态(导通状态和关断过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
-
公开(公告)号：CN115566060B
公开(公告)日：2023-06-13
申请号：CN202211408017.1
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT发射极、IGBT栅极和IGBT集电极；虚设栅极，设置于栅极和IGBT发射极之间；NMOS管，设置于IGBT栅极和虚设栅极之间，NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；NPN三极管，设置于虚设栅极和IGBT发射极之间，NPN三极管的集电极与虚设栅极电连接，发射极与IGBT发射极电连接，基极通过电感与IGBT发射极电连接。本发明通过在器件不同工作状态(导通状态和关断过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
-
公开(公告)号：CN115911118A
公开(公告)日：2023-04-04
申请号：CN202211406002.1
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT器件的发射极、IGBT栅极和集电极；虚设栅极，设置于栅极和发射极之间；NMOS管，NMOS管设置于衬底上，且设置于IGBT栅极和虚设栅极之间，NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；PMOS管，PMOS管设置于衬底上，且设置于虚设栅极和发射极之间，PMOS管的源极与虚设栅极电连接，漏极与发射极电连接，栅极通过电感与发射极电连接。本发明通过在器件不同工作状态(导通状态和开通过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
-
公开(公告)号：CN115632067A
公开(公告)日：2023-01-20
申请号：CN202211408046.8
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件结构及其制备方法，IGBT器件结构包括：衬底，包括相对的第一面和第二面；IGBT体区，设置于IGBT漂移区中；IGBT发射区；设置于IGBT体区中；IGBT集电区，设置于衬底的第二面；IGBT栅极，设置于衬底上，IGBT栅极包括栅介质层、位于栅介质层上的多晶硅层和设置于多晶硅层上的负温度系数材料层，多晶硅层的电阻在器件工作过程中随温度的升高而升高，负温度系数材料层的电阻在器件工作过程中随温度的升高而降低。本发明可使IGBT器件的栅极电阻在器件工作过程中随温度升高而保持不变，降低器件开关损耗，提高IGBT器件的应用频率。
-
公开(公告)号：CN115732553B
公开(公告)日：2023-06-13
申请号：CN202211407171.7
申请日：2022-11-10
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L29/739 , H01L21/331 , H01L29/417 , H01L29/423
摘要： 本发明提供一种IGBT器件及其制备方法，器件包括：衬底，衬底上形成有IGBT发射极、IGBT栅极和IGBT集电极；虚设栅极，设置于栅极和IGBT发射极之间；NMOS管，设置于IGBT栅极和虚设栅极之间，NMOS管的源极和栅极与IGBT栅极电连接，漏极与虚设栅极电连接；PNP三极管，设置于虚设栅极和IGBT发射极之间，PNP三极管的集电极与虚设栅极电连接，发射极与IGBT发射极电连接，基极通过电感与IGBT发射极电连接。本发明通过在器件不同工作状态(导通状态和开通过程)时控制虚设栅极的电位的变化，可以有效改善器件发热，提升功率密度，进而提升器件性能，使IGBT器件可用于更高频率的应用。
-
公开(公告)号：CN115483105B
公开(公告)日：2023-05-05
申请号：CN202211139563.X
申请日：2022-09-19
申请人： 上海功成半导体科技有限公司
IPC分类号： H01L21/331 , H01L29/739 , H01L27/06
摘要： 本发明提供一种并联FRD的双芯片IGBT结构及制作方法，该方法包括：提供第一导电类型衬底，衬底包括IGBT形成区域和FRD形成区域；于FRD形成区域的衬底中形成第二导电类型掺杂的FRD极区；于IGBT形成区域的衬底中形成栅极结构；于IGBT形成区域的衬底中形成第二导电类型掺杂的阱区，并于阱区中形成第一导电类型掺杂的发射区；于发射区上形成发射极金属层，于FRD极区上形成FRD第一电极；于衬底远离发射区的一面形成背面金属层。本发明通过于同一衬底上形成IGBT芯片和匹配的FRD芯片，能够减少封装上芯次数，降低封装面积；并且，双芯片设计能够降低芯片边缘和中间位置的应力，提高生产良率。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.029 秒)
