-
公开(公告)号：CN114496798B
公开(公告)日：2024-12-20
申请号：CN202210097239.X
申请日：2022-01-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/336 , H10B43/30 , H01L29/792
Abstract: 本发明提供一种半导体器件的制造方法，提供衬底，衬底上形成有依次彼此相邻的cell区、第一至第三器件区；在衬底上形成第二栅氧化层，第二栅氧化层包括由下而上堆叠的底部氧化层、氮化层和顶部氧化层；刻蚀去除cell区的第二栅氧化层，在衬底上淀积覆盖cell区和第二栅氧化层的第四栅氧化层；刻蚀去除第一器件区的第二栅氧化层和第四栅氧化层，之后形成覆盖第一器件区的第一栅氧化层；刻蚀去除第二器件区和第三器件区的顶部氧化层和氮化层；刻蚀去除第三器件区上的底部氧化层，之后在第三器件区上形成第三栅氧化层。本发明的半导体器件中，在每个器件区的表面分别形成有不同的栅氧化层，实现了不同器件栅氧化层的共存，提升了器件的速度和可靠性。
-
公开(公告)号：CN118073193A
公开(公告)日：2024-05-24
申请号：CN202410224502.6
申请日：2024-02-28
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/311 , H01L29/423 , H10B43/35
Abstract: 本发明提供一种改善嵌入式SONOS闪存选择管漏电的方法，提供衬底，在衬底上形成有浅沟槽隔离以定义出选择管、存储管的有源区；在有源区上形成选择管、存储管的掺杂阱；在选择管、存储管的有源区上形成第一目标厚度的栅氧化层；利用光刻、刻蚀减薄选择管上的栅氧化层至第二目标厚度，之后在选择管、存储管的栅氧化层上形成ONO层结构，之后在ONO层结构上形成选择管、存储管的栅极结构，使得选择管的漏电流不高于目标值。本发明通过减薄选择管栅中氧化层的厚度，进而降低了等效氧化层厚度，提高了选择管栅极的控制能力，能够改善选择管漏电。
-
公开(公告)号：CN117096192A
公开(公告)日：2023-11-21
申请号：CN202311085609.9
申请日：2023-08-25
Applicant: 上海华力集成电路制造有限公司
IPC: H01L29/78 , H01L21/336 , H10B41/49 , H10B41/30
Abstract: 本发明提供一种抑制SONOS器件GIDL效应的结构，N型沟道晶体管；即衬底为P型；在P型衬底中形成的三个N+型阱，三个N+型阱分别为源极区、漏极区和位于源极区、漏极区之间的中间阱区；直接位于漏极区和中间阱区之间的衬底上方的控制栅极；位于源极区和中间阱区之间的衬底上方的选择栅极；分别位于源极区和漏极区上的第一、二金属硅化物层，使得源极区和中间阱区形成为非对称的金属硅化物结构。本发明通过构建非对称Salicide完成Cell(存储单元)区双晶体管SONOS GIDL效应的改善，提升产品可靠性和良率。
-
公开(公告)号：CN114496798A
公开(公告)日：2022-05-13
申请号：CN202210097239.X
申请日：2022-01-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/336 , H01L27/11568 , H01L29/792
Abstract: 本发明提供一种SONOS器件的制造方法和SONOS器件，提供衬底，衬底上形成有依次彼此相邻的cell区、第一至第三器件区；在衬底上形成第二栅氧化层，第二栅氧化层包括由下而上堆叠的底部氧化层、氮化层和顶部氧化层；刻蚀去除cell区的第二栅氧化层，在衬底上淀积覆盖cell区和第二栅氧化层的第四栅氧化层；刻蚀去除第一器件区的第二栅氧化层和第四栅氧化层，之后形成覆盖第一器件区的第一栅氧化层；刻蚀去除第二器件区和第三器件区的顶部氧化层和氮化层；刻蚀去除第三器件区上的底部氧化层，之后在第三器件区上形成第三栅氧化层。本发明的SONOS器件中，在每个器件区的表面分别形成有不同的栅氧化层，实现了不同器件栅氧化层的共存，提升了器件的速度和可靠性。
-
公开(公告)号：CN116156895A
公开(公告)日：2023-05-23
申请号：CN202310166733.1
申请日：2023-02-24
Applicant: 上海华力集成电路制造有限公司
IPC: H10B43/30 , H10B43/00 , H01L29/423 , H01L21/28
Abstract: 本申请提供一种嵌入式SONOS闪存选择栅结构的栅氧化层的形成方法，包括：步骤S1，提供一衬底，在衬底上形成氧化层；步骤S2，在氧化层上形成具有选择栅结构区域图案的掩膜层后，对衬底实施离子注入；步骤S3，去除露出的氧化层；步骤S4，去除掩膜层后，形成选择栅结构区域的栅氧化层。采用原位水汽生长工艺形成选择栅结构区域的栅氧化层，实现了选择栅结构区域的栅氧化层的独立制备，提高了选择栅控制漏电的能力，降低了漏电和功耗。
-
Patent Agency Ranking
公开(公告)号：CN114843278A
公开(公告)日：2022-08-02
申请号：CN202210395916.6
申请日：2022-04-14
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/11563 , H01L27/11575
Abstract: 本发明提供一种嵌入式SONOS闪存的工艺方法，提供衬底，衬底上设有相互间隔的选择管和存储管；对选择管和存储管之间区域的衬底进行重掺杂；在选择管和存储管上进行自对准金属硅化物的生长。本发明的方法在曝光时，选择管和存储管之间的区域进行保护，以使后续工艺不对该区域进行金属硅化物生长，从而以降低漏电，提高器件可靠性。
-
公开(公告)号：CN114695099A
公开(公告)日：2022-07-01
申请号：CN202210189474.X
申请日：2022-02-28
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/28
Abstract: 本发明提供一种嵌入式SONOS闪存ONO层的制造方法，提供衬底，衬底上形成有逻辑区，逻辑区包括依次相邻的存储单元区、选择单元区、输入输出区和核心器件区，衬底上依次形成有自下而上叠加的第一氧化层、第一氮化层和第二氧化层；在第二氧化层上形成抗反射层以及光刻胶层，之后光刻打开光刻胶层，使得存储单元区之外的抗反射层裸露；刻蚀去除裸露的抗反射层，使得存储单元区之外的第二氧化层裸露；刻蚀去除裸露的第二氧化层，使得存储单元区之外的第一氮化层裸露；去除剩余的抗反射层和光刻胶层；刻蚀去除裸露的第一氮化层。本发明的方法利用湿法刻蚀的选择比高特性，解决干法刻蚀损伤氮化层的问题，进而栅极氧化层的可靠性，最终提高ONO工艺的可靠性。
-
公开(公告)号：CN118714850A
公开(公告)日：2024-09-27
申请号：CN202410704459.3
申请日：2024-05-31
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明公开了一种SONOS存储器及其制造方法和使用方法，所述SONOS存储器，包括形成于硅衬底上的存储单元管和选择管，其存储单元管和选择管的栅介质层为ONO层；ONO层由依次形成于硅衬底表面的氧化硅，氮化硅，氧化硅组成。本发明利用现有的制作工艺无需额外开发工艺以及额外光罩，在刻蚀0N0层是主动保留选择管区域的ONO层作为栅介质层，通过上述结构改进，在基于需求对SONOS通过对ONO进行写入动作或擦除动作时间改变，进而改变选择管电容VT，实现选择管电容工作电压变化。
-
公开(公告)号：CN117596886A
公开(公告)日：2024-02-23
申请号：CN202311371449.4
申请日：2023-10-20
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种提升SONOS存储器工作窗口的方法，提供衬底，衬底上具有形成SONOS存储器的有源区；将衬底设置在炉管中，在有源区上形成第一氧化层，第一氧化层为第一目标厚度；在炉管中通入硅源气体和氮源气体，在第一氧化层上形成氮化层，氮化层为第二目标厚度，氮化层中形成有目标数量的电子陷阱；在炉管中通入硅源气体，调整炉管中的薄膜生长条件，在氮化层上形成第二氧化层，第一、二氧化层和氮化层组成第一ONO层，第二氧化层为第三目标厚度且其厚度均一性符合预设目标，使得第二氧化层形成后，氮化层中电子陷阱的数量符合预设数量。本发明减少了ONO层氮化物层内存储电荷陷阱修复，使得SONOS器件工作窗口增加。
-
公开(公告)号：CN116598253A
公开(公告)日：2023-08-15
申请号：CN202310584509.4
申请日：2023-05-23
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/762 , H10B80/00
Abstract: 本发明提供一种浅沟槽隔离结构的形成方法，所述方法包括：提供一半导体衬底，所述半导体衬底包括存储单元区及逻辑电路区；通过刻蚀位于所述存储单元区的所述半导体衬底以形成第一隔离沟槽，并同步刻蚀位于所述逻辑电路区的所述半导体衬底以形成第二隔离沟槽；通过旋涂介电层工艺于所述第一隔离沟槽及所述第二隔离沟槽内填充聚硅氮烷层。通过本发明解决了现有的通过两次刻蚀工艺形成浅沟槽导致流片效率较低的问题。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
