-
公开(公告)号：CN116801639A
公开(公告)日：2023-09-22
申请号：CN202310944612.5
申请日：2023-07-28
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H10B43/50 , H10B43/30 , H01L21/768
摘要： 本发明提供了一种半导体器件的形成方法，包括：提供SONOS存储器的IP单元，IP单元包括依次形成在半导体基底上的顶层金属层和钝化层，钝化层覆盖顶层金属层，顶层金属层呈多个条形状，顶层金属层以及钝化层在端部与半导体基底之间形成有夹角，顶层金属层以及钝化层在侧面与半导体基底之间形成有夹角；在钝化层的表面形成一层第一光刻胶层，第一光刻胶层覆盖钝化层和夹角；去除钝化层表面的第一光刻胶层，将夹角内的第一光刻胶保留；刻蚀钝化层，露出部分顶层金属层的表面，以作为PAD；清除残留在夹角的第一光刻胶层。本发明可以保护顶层金属层在夹角处的边角，防止顶层金属层被误刻蚀，从而减少外观异常及封装可靠性的异常。
-
公开(公告)号：CN116801636A
公开(公告)日：2023-09-22
申请号：CN202310944625.2
申请日：2023-07-28
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H10B43/23 , H10B43/40 , H01L21/311
摘要： 本发明提供了一种SONOS存储器的形成方法，包括：提供衬底，衬底包括器件区和位于器件区外围的逻辑区；通过炉管工艺在器件区和逻辑区的衬底上均形成ONO膜层；刻蚀逻辑区的ONO膜层，露出逻辑区的衬底的表面；在逻辑区的衬底的表面形成高压栅氧化层；如果ONO层或高压栅氧化层上有杂质颗粒，则形成一层抗反射涂层覆盖剩余的ONO膜层和高压栅氧化层的表面；采用各项同性干法刻蚀方法刻蚀并去除杂质颗粒，抗反射涂层保护剩余的ONO膜层和高压栅氧化层；去除抗反射涂层；在剩余的ONO层和高压栅氧化层上均形成栅多晶硅结构。本发明在形成栅多晶硅结构之前去除杂质颗粒，防止栅多晶硅结构出现桥接的情况。
-
公开(公告)号：CN115083898A
公开(公告)日：2022-09-20
申请号：CN202210638031.4
申请日：2022-05-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/28
摘要： 本发明提供一种改善SONOS器件失效的方法，所述方法包括：于半导体衬底表面形成ONO栅极结构，所述ONO栅极结构包括由第一氧化层、第二氮化层及第三氧化层叠加而成的ONO层及形成于所述ONO层表面的多晶硅栅；于所述ONO栅极结构的表面及侧壁形成第四氧化层，且所述第四氧化层延伸至所述半导体衬底的表面；于所述第四氧化层的表面形成侧墙介质层；利用第一刻蚀工艺刻蚀所述侧墙介质层以于所述第四氧化层表面形成所述多晶硅栅的侧墙，同时去除所述ONO栅极结构下方以外区域的所述侧墙介质层。通过本发明改善SONOS器件因衬底损伤而导致失效的问题。
-
公开(公告)号：CN116013771A
公开(公告)日：2023-04-25
申请号：CN202310024623.1
申请日：2023-01-09
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/223
摘要： 本发明提供一种改善晶圆表面平整度的推阱方法，提供炉管、设于晶舟上的多个掺杂后的晶圆，晶舟与炉管口间具有缓冲路径，炉管中的温度为第一预设温度，晶舟处于的环境温度为第二预设温度；打开炉管口，使得炉管口至晶舟间的温度为梯度下降；移动晶舟至其进入炉管中，之后关闭炉管口，将晶圆在炉管中进行推阱处理；打开炉管口，使得炉管口至晶舟间的温度为梯度下降；移动晶舟至其离开炉管。本发明在炉管升降晶舟过程中，在炉管口形成一定的热辐射缓冲区域，从而降低晶圆在入出炉管过程中的产生的热应力，改善晶圆周边的平整度，提高光刻对准均匀性。
-
公开(公告)号：CN104241290A
公开(公告)日：2014-12-24
申请号：CN201310250223.9
申请日：2013-06-21
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/115 , H01L21/8247 , H01L21/324
摘要： 本发明公开了一种非挥发性嵌入存储器抗干扰的改善方法，包括：1）利用光刻胶，通过光罩定义公用源层次图形；2）注入公用源；3）去除公用源层次光刻胶；4）在950℃以上的温度下进行快速热处理，其中，热处理的时间5秒以上。本发明能有效地改善非挥发性存储器写入操作过程中的抗干扰能力。
-
公开(公告)号：CN115083899A
公开(公告)日：2022-09-20
申请号：CN202210638033.3
申请日：2022-05-30
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L21/28
摘要： 本发明提供一种改善SONOS器件失效的方法，所述方法包括：提供一半导体结构，所述半导体结构包括衬底，形成于所述衬底表面的ONO层，及形成于所述ONO层表面的多晶硅栅极；于所述半导体结构表面形成侧墙介质层；利用第一刻蚀工艺刻蚀所述侧墙介质层以于所述ONO层表面形成所述多晶硅栅极的侧墙，并漏出所述侧墙下方以外区域的所述ONO层；利用第二刻蚀工艺进行刻蚀以去除所述侧墙下方以外区域的所述ONO层。通过本发明改善SONOS器件因衬底损伤及ONO层残余而导致失效的问题。
-
公开(公告)号：CN106610569A
公开(公告)日：2017-05-03
申请号：CN201710004166.4
申请日：2017-01-04
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： G03F7/16
摘要： 本发明公开了一种防止光刻胶剥落的方法，用于离子注入工艺之后，刻蚀工艺之前，具体包括以下步骤：1)对硅基板表面进行处理，将没有覆盖光刻胶的硅基板表面变成亲水性；2)用水处理硅基板表面，使没有覆盖光刻胶的硅基板吸水膨胀；3)对光刻胶进行固化处理。本发明通过在离子注入后，先用ASH plasma处理硅基板表面，将裸露的硅基板表面变成亲水性，再用水处理硅基板表面，使裸露的硅基板吸水膨胀，如此抵消了UVC固化时，胶体收缩产生的应力，从而避免了光刻胶在刻蚀的时候与硅基板发生剥离，保证了刻蚀能够获得良好的图形。
-
公开(公告)号：CN116190427A
公开(公告)日：2023-05-30
申请号：CN202310139893.7
申请日：2023-02-21
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L29/36 , H01L29/06 , H01L29/417 , H01L21/762 , H01L21/768
摘要： 本发明提供了一种半导体器件及其制备方法，包括：衬底，所述衬底内具有若干浅沟槽隔离结构；若干第一掺杂区，位于所述衬底内，每个所述第一掺杂区的边缘与相邻的所述浅沟槽隔离结构的一侧重合，所述第一掺杂区的导电类型与所述衬底的导电类型相同，所述第一掺杂区的离子掺杂浓度大于所述衬底的离子掺杂浓度；介质层，覆盖所述浅沟槽隔离结构及所述衬底；若干插塞，位于所述介质层内，且每个所述插塞均覆盖相应的所述第一掺杂区及所述浅沟槽隔离结构的部分表面，所述第一掺杂区可以在所述衬底内形成一个较大的势垒，阻止所述插塞、所述衬底及所述浅沟槽隔离结构交界处的漏电流流入所述衬底内，进而避免漏电导致的器件失效。
-
公开(公告)号：CN116156894A
公开(公告)日：2023-05-23
申请号：CN202310139884.8
申请日：2023-02-21
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H10B43/30 , H10B43/00 , H01L21/28 , H01L29/423
摘要： 本发明提供了一种半导体器件的制备方法，提供衬底，所述衬底的正面上具有栅极结构，所述衬底内具有位于所述栅极结构两侧的源漏区；在所述衬底上形成金属叠层，所述金属叠层包括依次覆盖所述源漏区的金属钴层、金属钛层及氮化钛层；以及，对所述金属叠层及所述衬底进行退火工艺，以形成金属硅化物层。当对衬底及金属叠层进行退火工艺时，所述金属钛层及所述氮化钛层可以有效减少所述金属钴层内的金属钴离子向所述衬底内扩散，进而保证所述源漏区的纵向尺寸，避免器件失效。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.042 秒)
