公开(公告)号：CN118333109A

公开(公告)日：2024-07-12

申请号：CN202410618904.4

申请日：2024-05-17

申请人： 中国人民解放军国防科技大学

发明人： 王义楠 ,  李智炜 ,  吴家栋 ,  卢伦 ,  陈长林 ,  李清江 ,  徐晖 ,  刁节涛 ,  于红旗 ,  刘海军 ,  刘森 ,  宋兵 ,  王玺 ,  王伟 ,  曹荣荣 ,  孙毅 ,  李楠 ,  步凯 ,  孙振源

IPC分类号： G06N3/0464 ,  G06N3/049 ,  G06N3/063

摘要： 本申请涉及残差SNN硬件加速器和方法，通过针对残差SNN网络中的核心模块，即脉冲残差模块在FPGA芯片上进行硬件实现并加速，配合片外的DDR内存设计了新的残差SNN硬件加速器整体实现方案，结合SNN多时间步计算的特点，设计了多个时间步下图像逐行输入与计算的技术手段，来克服SNN网络算法中特征图尺寸过大，难以将特征图与SNN的神经元状态全部缓存于片上的现实问题，大幅提高了数据处理加速性能。

公开(公告)号：CN117271435B

公开(公告)日：2024-02-13

申请号：CN202311534086.1

申请日：2023-11-17

申请人： 中国人民解放军国防科技大学

发明人： 李智炜 ,  王义楠 ,  刘海军 ,  李清江 ,  徐晖 ,  刘桂青 ,  刁节涛 ,  于红旗 ,  王玺 ,  李楠 ,  步凯 ,  陈长林 ,  刘森 ,  宋兵 ,  王伟 ,  王琴 ,  曹荣荣 ,  孙振源

IPC分类号： G06F15/78 ,  G11C13/00 ,  H03K19/177

摘要： 本申请涉及一种基于忆阻器的存内逻辑电路及全阵列并行计算方法，该存内逻辑电路包括基于忆阻器的存内计算阵列、开关单元以及电压基准驱动单元，其中，基于忆阻器的存内计算阵列包括多个以阵列形式排布的存内计算单元，且各存内计算单元均具有四个输入端口，包括行选控制端口、列选控制端口、忆阻器顶电极连接端口以及忆阻器底电极连接端口，通过利用开关单元中的四组开关阵列分别对存内计算单元的四个输入端口状态进行控制，从而实现对阵列中某(56)对比文件Kai Bu，Zhiwei Li，Wei Wang.CiMC：AComputing-in-Memory Controller forMeristive Crossbar Array《.IOP ConferenceSerirs：Materials Science andEngineering》》.2020,全文.

公开(公告)号：CN117042462A

公开(公告)日：2023-11-10

申请号：CN202311056579.9

申请日：2023-08-21

申请人： 中国人民解放军国防科技大学

发明人： 刘森 ,  余世豪 ,  李清江 ,  宋兵 ,  王琴 ,  孙振源 ,  曹荣荣 ,  王义楠 ,  刘海军 ,  陈长林 ,  王伟 ,  李智炜 ,  步凯 ,  李楠 ,  王玺 ,  于红旗 ,  刁节涛 ,  徐晖

IPC分类号： H10B53/30 ,  H10B53/40

摘要： 本发明涉及一种铁电随机存储器单元和非易失存储器，该单元通过利用硅基MOSFET元件，以及在第一方向上顺序堆叠的底部电极、介电层和顶部电极设计所需单元结构，在介电层中，采用金属氧化物材料层这一普通介电层来分隔两铪基铁电材料层，如此，通过插入普通介电层来分隔两铪基铁电材料层，使得退火后铁电相的尺寸得以更有效的减小同时，结合热膨胀系数的调控使得器件整体的铁电相晶粒数量提升，从而有效提高器件的多值调控能力并且能够容易地控制器件中介电层的精细结构，利用铁电电容中的极化状态来实现信息的多值存储，有效满足多值非易失存储和存算一体技术的需求。

公开(公告)号：CN116507194A

公开(公告)日：2023-07-28

申请号：CN202310315290.8

申请日：2023-03-28

申请人： 中国人民解放军国防科技大学

发明人： 王伟 ,  李清江 ,  徐晖 ,  汪泳州 ,  刁节涛 ,  刘海军 ,  王义楠 ,  于红旗 ,  王玺 ,  李楠 ,  步凯 ,  陈长林 ,  刘森 ,  宋兵 ,  李智炜 ,  王琴 ,  曹荣荣

IPC分类号： H10N70/20 ,  G06N3/063

摘要： 本申请实施例提供了一种基于NbOx的忆阻器、神经元电路及信号处理方法，属于微纳电子器件技术领域，该基于NbOx的忆阻器包括：衬底，在所述衬底上依次生长的底电极层、介质层及顶电极层，所述衬底为P型SiO2，所述底电极层为TiN，所述介质层为NbOx，所述顶电极层为Pt，当受到脉冲激励时，电导上升，当撤去所述脉冲激励时，电导恢复。在基于NbOx的忆阻器的基础，可以设计没有电容的神经元电路，能够兼容数字信号和模拟信号的处理，且表现出优越的稳定性，为实现全忆阻器脉冲神经网路提供了基础。

公开(公告)号：CN116185338B

公开(公告)日：2023-07-14

申请号：CN202310437683.6

申请日：2023-04-23

申请人： 中国人民解放军国防科技大学

发明人： 李清江 ,  王伟 ,  王义楠 ,  傅星智 ,  徐晖 ,  刁节涛 ,  刘海军 ,  于红旗 ,  李楠 ,  陈长林 ,  刘森 ,  宋兵 ,  李智炜 ,  曹荣荣 ,  王玺 ,  步凯 ,  王琴

IPC分类号： G06F7/523

摘要： 本申请涉及一种基于忆阻器的乘法器，包括1T1R阵列、乘数状态判断电路、N个开关模块和N个外围电路，在电路结构上基于已有的N bit加法器电路，增设了乘数状态判断电路计算中间变量，并在1T1R阵列中设计了第三1T1R子阵列，第三1T1R子阵列中包括4N个1T1R单元以及相邻两个1T1R单元之间的MOS管，构成移位操作电路，从而构建出N bit乘法器电路。设计的乘法器采用了组合式1T1R阵列，主体保留了1T1R阵列结构特点，集成难度远远低于分离式1T1R阵列或MAD结构等，达到了低时延、小面积且易于集成的技术效果。

公开(公告)号：CN116151344A

公开(公告)日：2023-05-23

申请号：CN202310414164.8

申请日：2023-04-18

申请人： 中国人民解放军国防科技大学

发明人： 李清江 ,  王伟 ,  徐晖 ,  童霈文 ,  刁节涛 ,  刘海军 ,  王义楠 ,  于红旗 ,  王玺 ,  李楠 ,  步凯 ,  陈长林 ,  刘森 ,  宋兵 ,  李智炜 ,  王琴 ,  曹荣荣

IPC分类号： G06N3/063 ,  G11C13/00

摘要： 本申请涉及一种面向忆阻器阵列接入电阻的电流补偿方法及装置，首先本发明电流补偿方法，不仅仅局限于选通开关导通电阻引起的阵列接入电阻，可以推广到其他的场景中，例如外围读写电路对阵列的接入电阻影响。其次，本发明阐述的忆阻器阵列接入电阻的电流补偿方法，实现了对忆阻器阵列输出电流的有效补偿，有效抑制了阵列接入电阻对忆阻器神经形态计算性能的影响，为硬件实现性能的优化提供新思路。

公开(公告)号：CN112183732A

公开(公告)日：2021-01-05

申请号：CN202011138174.6

申请日：2020-10-22

申请人： 中国人民解放军国防科技大学

发明人： 陈长林 ,  李清江 ,  于红旗 ,  骆畅航 ,  宋兵 ,  李楠 ,  刘海军 ,  刘森 ,  李智炜 ,  王义楠 ,  步凯 ,  王伟 ,  王玺 ,  徐晖 ,  刁节涛 ,  曹荣荣

IPC分类号： G06N3/04 ,  G06N3/063

摘要： 本发明实施例公开了卷积神经网络加速方法、装置和计算机设备，利用2n‑1个块子缓存对应接收输入特征图像的第i行至第i+2n‑2行的输入行数据；将每一块子缓存中的输入行数据对应输入至n*n个计算模块，预设方向上每一对角线上的计算模块接收特征图像的同一行的输入行数据；输入特征图像的第i行至第i+2n‑2行的输入行数据在n*n个计算模块上计算；将块子缓存中缓存的第i行至第i+n‑1行的输入行数据删除，将第i+n行至i+2n‑2行的输入行数据对应前移至清空的块子缓存中，i以n为增量自增，直至i大于输入特征图像的总行数。实现垂直卷积复用，避免频繁读取搬移数据，减少卷积运算时间。

公开(公告)号：CN111582462A

公开(公告)日：2020-08-25

申请号：CN202010438308.X

申请日：2020-05-21

申请人： 中国人民解放军国防科技大学

发明人： 李清江 ,  于红旗 ,  王伟 ,  李纪伟 ,  李智炜 ,  李楠 ,  徐晖 ,  刁节涛 ,  陈长林 ,  宋兵 ,  刘森 ,  刘海军 ,  王义楠 ,  王玺 ,  步凯

IPC分类号： G06N3/04 ,  G06N3/063

摘要： 本发明实施例公开了一种权值原位更新方法、装置、终端设备和可读存储介质，应用于忆阻器脉冲神经网络，所述忆阻器脉冲神经网络中每一突触仅包含一个忆阻器，突触训练过程包括信号处理时期和权值更新时期，该方法包括：在信号处理时期，获取突触的前神经元的输出端和后神经元的输出端确定的标记信号；在权值更新时期，根据前神经元的输出端确定的标记信号确定突触前端的前驱动脉冲；根据输入神经元产生的初始驱动脉冲和后神经元的输出端确定的标记信号确定突触后端的后驱动脉冲；当前驱动脉冲与后驱动脉冲的电势差幅值大于等于所述忆阻器的阈值电压时，更新突触权值。本技术方案遵循忆阻器交叉阵列的读操作偏置方案，有效抑制串扰现象。

公开(公告)号：CN111478703A

公开(公告)日：2020-07-31

申请号：CN202010292789.8

申请日：2020-04-14

申请人： 中国人民解放军国防科技大学

发明人： 刘海军 ,  李智炜 ,  李清江 ,  朱熙 ,  李楠 ,  徐晖 ,  刁节涛 ,  陈长林 ,  宋兵 ,  刘森 ,  王义楠 ,  王伟 ,  于红旗 ,  步凯 ,  王玺

IPC分类号： H03M1/34

摘要： 本申请提供一种基于忆阻交叉阵列的处理电路及输出电流的补偿方法，涉及交叉阵列技术领域。该处理电路包括：第一忆阻交叉阵列、n个第一转换电路、n个第一模数转换器ADC及n个第一补偿模块；第一忆阻交叉阵列的m个字线分别用于接收m个输入电压，第一忆阻交叉阵列的n个位线中每个位线连接一个第一转换电路，第一转换电路用于将第一忆阻交叉阵列中对应位线输出的模拟电流转换为模拟电压；每个第一转换电路连接一个第一ADC，每个第一ADC连接一个第一补偿模块，每个第一补偿模块用于在第一ADC将对应位线的模拟电压转换为第一数字电压后，对第一数字电压进行补偿处理。本申请提供的处理电路，可提高交叉阵列输出电流的精确性，及交叉阵列的计算性能。

公开(公告)号：CN111461308A

公开(公告)日：2020-07-28

申请号：CN202010293252.3

申请日：2020-04-14

申请人： 中国人民解放军国防科技大学

发明人： 刘海军 ,  李智炜 ,  李清江 ,  李楠 ,  徐晖 ,  刁节涛 ,  陈长林 ,  宋兵 ,  刘森 ,  王义楠 ,  王伟 ,  于红旗 ,  步凯 ,  王玺

IPC分类号： G06N3/04 ,  G06N3/06 ,  G06N3/08

摘要： 本申请提供一种忆阻神经网络及权值训练方法，涉及神经网络技术领域。该忆阻神经网络可从硬件层面实现对区间类型数据的处理，而不仅仅局限于通过电脑仿真的高精度权值网络实现数据处理，从而有效避免了因实际硬件设备制作水平受限而导致权值网络精度较低，使得数据处理的准确性较低的问题。其次，采用忆阻器件组成忆阻突触单元，有效利用了忆阻器件体积小、功耗低、集成密度高等优势，从而便于后期进行嵌入式开发应用。另外，通过该训练方法确定忆阻神经网络的权值矩阵，可以通过调整组成各忆阻突触单元的忆阻器件的阻态，来使得忆阻神经网络具有该确定出的权值矩阵，从而使得忆阻神经网络的权值精确度较高，神经网络的样本识别精度较高。