-
公开(公告)号：CN119354888A
公开(公告)日：2025-01-24
申请号：CN202411485626.6
申请日：2024-10-23
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明属于微系统集成技术领域，尤其涉及一种三维集成气体传感架构，包括光电转接板，具有第一光面和第二光面，第一光面上倒装设置有光源模块、滤波器模块和光电探测器模块；硅基转接板，位于光电转接板下方，具有第一硅基面和第二硅基面，第一硅基面上倒装设置有放大器模块、模数转换器模块和逻辑处理模块，且模数转换器模块位于放大器模块和逻辑处理模块之间，光电探测器模块与放大器模块电连接，光电转接板的第二光面与硅基转接板的第一硅基面通过第一焊球组连接；印制电路板，硅基转接板的第二硅基面通过第二焊球组连接于印制电路板上；外壳，封装于印制电路板上。本发明体积紧凑且功耗低，可以实现多种气体的远程实时监测。
-
公开(公告)号：CN117612950A
公开(公告)日：2024-02-27
申请号：CN202311572417.0
申请日：2023-11-22
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/56
Abstract: 本发明提供了一种提升熔封封装的半导体器件可靠性的封装方法，在制作专用电极、设置专用封帽参数及电极测高的基础上，先后结合点焊和平行缝焊，因地制宜地采用平行缝焊设备和平行缝焊工艺，对半导体器件的熔封外壳进行封帽，在短时间内即可完成封帽，相较于传统的高温熔封工艺，能避免高温熔封工艺中长时间高温环境下熔封外壳、芯片贴装材料、芯片、盖板等部件释放的杂质气体或吸附的水汽而造成半导体器件内部气氛超标的问题，提高了半导体器件的可靠性，同时，能避免长时间高温环境对半导体器件内部的低温聚合物贴装材料可靠性的影响，减少芯片剪切力不达标、芯片直接脱落而导致的半导体器件失效的问题，进一步提高了半导体器件的可靠性。
-
公开(公告)号：CN112071757B
公开(公告)日：2023-10-03
申请号：CN202010884582.X
申请日：2020-08-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L21/331
Abstract: 本发明公开一种基于BiCMOS工艺的硅锗异质结双极晶体管的制造方法，步骤为：1)生长LOCOS隔离场氧化层，形成最优硅基衬底；2)形成SiGe HBT晶体管发射极有源区与集电极有源区之间的LOCOS场氧化层、器件间用于隔离的LOCOS氧化层；3)在最优硅基衬底表面形成SiGe HBT晶体管基区窗口；4)在最优硅基衬底的表面形成SiGe HBT晶体管基区外延材料层；5)在最优硅基衬底的表面形成SiGe HBT晶体管发射区窗口；6)在最优硅基衬底表面形成SiGe HBT晶体管多晶发射结精细结构和外基区；7)在最优硅基衬底表面淀积介质层，完成金属互连，形成SiGe HBT晶体管。本发明采用局部两次氮化硅硬掩膜氧化工艺方法，减小了HBT晶体管外基区高台阶，从而减小了外基区高台阶反射对发射结多晶光刻造成的影响。
-
公开(公告)号：CN113380799A
公开(公告)日：2021-09-10
申请号：CN202110591089.3
申请日：2021-05-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
-
公开(公告)号：CN112349786A
公开(公告)日：2021-02-09
申请号：CN202011233504.X
申请日：2020-11-06
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明提供了一种介质共用的电阻场板场效应MOS器件及其制备方法，本发明提供的介质共用的电阻场板场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制MOS沟道的通断的同时，通过半绝缘电阻场板调节漂移区中的杂质浓度，进而调制导通态漂移区电导和截止态高压阻断电场分布，可以获得更低的导通电阻特性；同时，本发明提供的介质共用的电阻场板场效应MOS器件制备方法，在工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件超越摩尔的发展方向。
-
Patent Agency Ranking
公开(公告)号：CN111627797A
公开(公告)日：2020-09-04
申请号：CN202010511434.3
申请日：2020-06-08
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种提高半导体芯片键合可靠性的处理方法，在键合前先对半导体芯片进行等离子体清洗，然后进行真空烘培处理，再多次进行充氮气抽真空的操作，最后再次充入氮气，使真空烘箱中的气压达到常压，然后取出半导体芯片进行键合操作。本发明中，通过等离子体清洗能够有效去除半导体芯片表面吸附的颗粒和有机杂质；通过真空烘培能够利用高温较好地去除所述半导体芯片表面的水汽和易挥发的有机杂质；通过反复充氮气抽真空能够去除残余的杂质气氛、颗粒以及快速冷却半导体芯片；从而解决半导体芯片因长期存储过程中吸附的水汽、颗粒和有机杂质等引起的键合拉力值降低的问题，提升半导体芯片键合的可靠性。
-
公开(公告)号：CN110190149A
公开(公告)日：2019-08-30
申请号：CN201910513320.X
申请日：2019-06-13
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L31/107 , H01L31/18
Abstract: 本发明公开了一种深槽半导体光探测增益结构及其制造方法，其中，所述深槽半导体光探测增益结构包括半导体材料，所述半导体材料为第一导电杂质类型，在所述半导体材料的上表面向下开设多个深槽，所述深槽向其槽壁外扩散形成具有第二导电杂质类型的深槽扩散区，深槽扩散区在半导体材料里形成PN结，所述深槽位置形成具有第二导电杂质类型的深槽填充区，相邻两个深槽中，其中一个深槽作为光探测电极A，另一个深槽作为光探测电极B。通过该技术方案，解决了传统结构需要很高的工作电压、相应较为复杂的驱动电路和很厚的极低掺杂外延层或单晶材料，不便于与低压电信号处理兼容集成的技术问题。
-
公开(公告)号：CN102226989A
公开(公告)日：2011-10-26
申请号：CN201110161889.8
申请日：2011-06-16
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/762 , H01L21/02 , B81C1/00
Abstract: 本发明涉及一种混合晶向硅衬底的制造方法。采用常规的硅硅晶片键合、光刻、腐蚀、常规外延、化学机械抛光和减薄工艺，就能制成混合晶向的硅衬底。只需使用一块掩膜版，无需淀积SiO2做为掩蔽层，不需做SPACER氧化和槽隔离。具有工艺简单、外延层生长速度稳定可控，材料表面平整、缺陷少等优点，具有高的压阻系数特性，对压力敏感。它适用于15～40V的高压模拟集成电路和MEMS器件的制造领域。
-
公开(公告)号：CN118197927A
公开(公告)日：2024-06-14
申请号：CN202410237833.3
申请日：2024-03-01
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本申请提供一种键合丝防护方法以及集成电路，该防护方法包括：提供具有密闭腔体的集成电路，其中所述密闭腔体内包含多个通过键合丝键合的芯片；将所述集成电路置于真空腔室中，打开所述密闭腔体，并通过真空镀膜的方式在所述键合丝上形成绝缘膜。本申请可有效提高电路的可靠性。
-
公开(公告)号：CN118013929A
公开(公告)日：2024-05-10
申请号：CN202410206485.3
申请日：2024-02-26
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G06F30/398 , G06F119/08
Abstract: 本发明提供一种三维电路热分析方法、装置、电子设备及存储介质，该方法包括获取待分析电路的堆叠层数和芯片数据，芯片数据至少包括芯片面积、芯片封装热阻值、芯片热沉热阻值、芯片层厚度和热导率，芯片层厚度包括硅衬底厚度、粘合层厚度和绝缘层厚度，热导率包括硅衬底热导率，粘合层热导率和绝缘层热导率，根据芯片数据得到硅衬底热阻值、粘合层热阻值和绝缘层热阻值，将芯片封装热阻值、芯片热沉热阻值和硅衬底热阻值相加得到首层热阻值，将硅衬底热阻值、粘合层热阻值和绝缘层热阻值相加得到次层热阻值，将首层热阻值和次层热阻值输入预设热传输模型得到待分析电路的温度曲线，从而提供了一种无需巨额内存资源消耗的三维电路热分析方法。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.064 seconds)
