-
公开(公告)号：CN115295627B
公开(公告)日：2023-09-05
申请号：CN202211028299.2
申请日：2022-08-25
Applicant: 中国电子科技集团公司第二十四研究所
Inventor： 谭开洲 , 肖添 , 李孝权 , 徐学良 , 王颖 , 江永清 , 王育新 , 李光波 , 王鹏飞 , 裴颖 , 吴健 , 李儒章 , 王志宽 , 邱盛 , 张培健 , 张正元 , 刘玉奎
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供了一种高压功率半导体器件及其制造方法，在外延层的终端区中设置多个沿第一方向贯穿外延层延伸至衬底中的第二电阻场板结构，且各个第二电阻场板结构在第一平面内同心地断续环绕有源区设置，各个第二电阻场板结构与其上的第三电阻场板结构构成π型组合电阻场板结构，在施加电压时，各个紧耦合的第二电阻场板结构形成向四周开放式发散的均匀的三维电场分布，优化了终端区对有源区中空间耗尽区电荷的引导束缚效果，进而提高了整个功率半导体器件的耐压性能，且形成的三维电场存在缝隙缺口，能适当地保持电力线连续，不至于让电场过度集中，提高了终端区及整个高压功率半导体器件的结构稳定性。
-
公开(公告)号：CN115084137A
公开(公告)日：2022-09-20
申请号：CN202210861707.6
申请日：2022-07-20
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L27/02 , H01L29/06 , H01L29/10 , H01L23/552 , H01L21/8238
Abstract: 本发明提供一种抗辐射高低压兼容模拟CMOS器件集成结构及其制造方法，在本发明中，采用集成抗辐射的双栅氧化层工艺，在一个衬底上同时形成低压NMOS结构、低压PMOS结构、高压对称nLDMOS结构、高压非对称nLDMOS结构、高压对称pLDMOS结构、高压非对称pLDMOS结构、多晶高值电阻结构、MOS电容结构，实现了成套抗辐射高低压兼容模拟CMOS器件集成结构，通过双栅氧化层工艺，采用了硅栅自对准注入的工艺方式，在多晶栅刻蚀之后再形成源漏，匹配全流程热预算设计，形成的低压NMOS结构和高压nLDMOS结构具有优异的抗总剂量辐射性能，辐射后器件具有极低的漏电和较小的阈值电压漂移，有效解决了宇航用抗辐射高低压CMOS类产品工艺制造难题。
-
公开(公告)号：CN113380799A
公开(公告)日：2021-09-10
申请号：CN202110591089.3
申请日：2021-05-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
-
公开(公告)号：CN112349786A
公开(公告)日：2021-02-09
申请号：CN202011233504.X
申请日：2020-11-06
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明提供了一种介质共用的电阻场板场效应MOS器件及其制备方法，本发明提供的介质共用的电阻场板场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制MOS沟道的通断的同时，通过半绝缘电阻场板调节漂移区中的杂质浓度，进而调制导通态漂移区电导和截止态高压阻断电场分布，可以获得更低的导通电阻特性；同时，本发明提供的介质共用的电阻场板场效应MOS器件制备方法，在工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件超越摩尔的发展方向。
-
公开(公告)号：CN113380799B
公开(公告)日：2022-06-14
申请号：CN202110591089.3
申请日：2021-05-28
Applicant: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
-
Patent Agency Ranking
公开(公告)号：CN113451216A
公开(公告)日：2021-09-28
申请号：CN202110719199.3
申请日：2021-06-28
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/8238 , H01L21/28 , H01L23/552 , H01L27/02 , H01L29/06 , H01L29/10 , H01L29/423 , H01L27/092
Abstract: 本发明公开一种成套硅基抗辐射高压CMOS器件集成结构及制造方法，器件集成结构包含：对称/非对称nLDMOS、对称/非对称pLDMOS、多晶高阻、MOS电容等器件。制造方法是在P型衬底上先形成N型埋层，生长外延层，在外延层上注入推阱形成N型和P型高压阱，其中N型高压阱形成nLDMOS漂移区和pLDMOS沟道，P型高压阱形成pLDMOS漂移区和nLDMOS沟道，生长抗辐射加固厚栅氧化层，匹配全流程工艺热预算，形成一种硅基抗辐射高压CMOS工艺平台。本发明制造的nLDMOS具有优异的抗总剂量辐射性能，辐射后器件具有极低器件漏电和较小阈值电压漂移量，解决了高栅压CMOS类产品辐射加固的工艺制造难题。
-
公开(公告)号：CN112349785A
公开(公告)日：2021-02-09
申请号：CN202011232183.1
申请日：2020-11-06
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/40
Abstract: 本发明提供了一种电阻场板电导调制场效应MOS器件及其制备方法，本发明提供的电阻场板电导调制场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制MOS沟道的通断的同时，通过半绝缘电阻场板调节漂移区中的杂质浓度，进而调制导通态漂移区电导和截止态高压阻断电场分布，可以获得更低的导通电阻特性；同时，本发明提供的电阻场板电导调制场效应MOS器件制备方法，在工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件More than Moore(超越摩尔)的发展方向。
-
公开(公告)号：CN116779541A
公开(公告)日：2023-09-19
申请号：CN202310853223.1
申请日：2023-07-12
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L21/8222 , H01L27/082 , H01L21/331 , H01L29/732 , H01L29/737 , H01L29/16 , H01L29/165
Abstract: 本发明提供了一种在锗硅双极工艺中集成双层多晶硅自对准垂直型双极晶体管的方法及半导体器件，在本发明中，基于工艺制程步骤的巧妙设计，在锗硅双极工艺中同时集成双层多晶硅自对准垂直型双极晶体管的工艺制程，在不显著增加工艺复杂度的情况下，利用单一制造工艺中同时集成制备锗硅异质结双极晶体管和硅垂直双极晶体管，提升了工艺制程效率，降低了工艺成本，且晶体管又进一步分为NPN型和PNP型，对应制备得到的半导体器件可以涵盖多种晶体管结构组合，适用于多种不同功能需求的应用场景，可因地制宜地提升对应半导体器件或者芯片的电学性能。
-
公开(公告)号：CN115295627A
公开(公告)日：2022-11-04
申请号：CN202211028299.2
申请日：2022-08-25
Applicant: 中国电子科技集团公司第二十四研究所
Inventor： 谭开洲 , 肖添 , 李孝权 , 徐学良 , 王颖 , 江永清 , 王育新 , 李光波 , 王鹏飞 , 裴颖 , 吴健 , 李儒章 , 王志宽 , 邱盛 , 张培健 , 张正元 , 刘玉奎
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供了一种高压功率半导体器件及其制造方法，在外延层的终端区中设置多个沿第一方向贯穿外延层延伸至衬底中的第二电阻场板结构，且各个第二电阻场板结构在第一平面内同心地断续环绕有源区设置，各个第二电阻场板结构与其上的第三电阻场板结构构成π型组合电阻场板结构，在施加电压时，各个紧耦合的第二电阻场板结构形成向四周开放式发散的均匀的三维电场分布，优化了终端区对有源区中空间耗尽区电荷的引导束缚效果，进而提高了整个功率半导体器件的耐压性能，且形成的三维电场存在缝隙缺口，能适当地保持电力线连续，不至于让电场过度集中，提高了终端区及整个高压功率半导体器件的结构稳定性。
-
公开(公告)号：CN114421760A
公开(公告)日：2022-04-29
申请号：CN202210044589.X
申请日：2022-01-14
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H02M3/07
Abstract: 本发明提供了一种时间交织电荷泵内电源产生电路，所述时间交织电荷泵内电源产生电路包括第一控制信号产生模块、第二控制信号产生模块、时间交织电荷泵模块及电压跟随器模块。本发明的时间交织电荷泵内电源产生电路，通过时间交织电荷泵模块在每个周期内交替产生输出稳定的且大于电源电压的内部电源，对电源电压进行提升后输出，可有效实现后级运算放大器的轨到轨输入；通过电压跟随器模块构成的反馈使内部电源在时间交织电荷泵模块的交替切换时保持稳定连续，提高了内部电源的稳定性，减小了内部电源的电压跳动。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.042 seconds)
