-
公开(公告)号：CN112864314A
公开(公告)日：2021-05-28
申请号：CN202011637866.5
申请日：2020-12-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明属于存储器技术领域，主要涉及一种磁电阻器件以及改变其阻态的方法、突触学习模块；其中，该磁电阻器件，包括沿预设方向依次排列的顶电极、铁磁参考层、隧穿层、铁磁自由层、自旋轨道耦合层、底电极；其中自旋轨道耦合层包括交替分布的第一厚度区和第二厚度区，第一厚度区和第二厚度区的厚度不同；铁磁自由层中包括钉扎区，钉扎区的位置与第一厚度区的位置一一对应。
-
公开(公告)号：CN103840075B
公开(公告)日：2017-07-11
申请号：CN201210493270.1
申请日：2012-11-27
Applicant: 中国科学院微电子研究所
IPC: H01L41/113 , H01L41/22 , B81B3/00 , B81C1/00
Abstract: 本发明设计一种新型MEMS压电振动能量收集器的结构及其制备方法，其包括双抛衬底；双面衬底保护层；正面金属导电层(底)作为输出底电极；金属上层制备图形化后的导电胶；PZT压电片通过导电胶键合在硅片底电极；整片覆盖顶电极金属导电层(顶)；KOH通过背面衬底保护层窗口腐蚀，释放出不含Si以环氧树脂为主的悬臂梁结构；划片释放出悬臂梁‑质量块结构。本发明结构简单易于实现，便于批量生产，敏感度，输出电平、功率高，适用范围广，安全可靠。
-
公开(公告)号：CN106754247A
公开(公告)日：2017-05-31
申请号：CN201611139705.7
申请日：2016-12-12
Applicant: 中国科学院微电子研究所
CPC classification number: C12M1/00 , B81C1/00444 , B81C1/005 , B81C2201/0101 , B81C2201/0102 , B81C2201/0111
Abstract: 本发明属于微纳加工技术领域，公开了一种托盘及其加工工艺，加工工艺包括以下步骤：绘制版图，版图上孔洞的尺寸与观测样本的尺寸相匹配；使用版图对石英基片进行曝光；对石英基片进行显影、定影处理；沉积金属铬；去除光刻胶以使与版图的孔洞对应部位的金属铬被剥离；以金属铬为掩模，在石英基片上刻蚀形成孔洞；去除石英基片上残余的金属铬。托盘采用石英基片构成，石英基片上设置有孔洞，孔洞的尺寸与观测样本的尺寸相匹配。本发明解决了现有技术中生物样品观测时使用多个或不同规格的样品载体，导致样品容易产生混淆且检测成本较高的问题。本发明达到了有效提高试验效率和针对性、降低检测成本的技术效果。
-
公开(公告)号：CN102874736A
公开(公告)日：2013-01-16
申请号：CN201110197883.6
申请日：2011-07-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种横向梳齿型微机械震动能量收集器，包括质量块(100)、外框架(200)、梳齿结构(101、205)、回折梁(201、202、203、204)、震动限位器(301、302)，其特征在于：回折梁(201、202、203、204)将质量块(100)连接在外框架(200)上。依照本发明的横向梳齿型微机械震动能量收集器，可以高效收集和转化外部震动源为电能，使用寿命长，空间体积小，采用常规微电子工艺可以批量加工，因此制造成本低、转化效率高。
-
公开(公告)号：CN101928933A
公开(公告)日：2010-12-29
申请号：CN200910087887.1
申请日：2009-06-24
Applicant: 中国科学院微电子研究所
IPC: C23C16/32 , C23C16/505
Abstract: 本发明公开了一种制备碳化硅薄膜的方法，包括：1)衬底预备；2)衬底清洗；3)腔体抽真空，达到真空预定值后加热；4)加热到预定温度，通入反应气体；5)调整工作气压，打开射频电源，开始反应；6)反应完毕，腔体内持续抽真空，直至温度低于预定温度。利用本发明，通过采用等离子体辅助低温制备的方法，保证腔体具有高本低真空度，使薄膜的结晶化程度提高，同时减少薄膜杂质和缺陷的产生，大大提高了薄膜的力学性能，解决了制备碳化硅薄膜的面积小、温度高、缺陷密度大、杂质多、黏附性差、制作难的问题。
-
Patent Agency Ranking
公开(公告)号：CN114988353B
公开(公告)日：2024-11-15
申请号：CN202210667493.9
申请日：2022-06-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种制备纳米图形的方法，属于纳米图形技术领域，解决了现有的纳米图形制备方法需要昂贵的设备投入和复杂的工艺要求的问题。所述方法包括：在衬底上涂覆牺牲层，在牺牲层上涂覆光刻胶层；在产品上制备微米级图形，通过控制显影时间把牺牲层的缺陷控制到纳米级；在图形化好的产品上斜入射整层生长所需要的材料，使生长的材料能够进入牺牲层的缺陷处；材料生长结束后，去除在牺牲层缺陷处之外生长的材料；剥离掉光刻胶层和牺牲层，形成纳米图形。本发明的方法避免了昂贵的设备投入和复杂的工艺要求，制备条件简单、成本低，不需要复杂的设备，易于操作，适用于规模化产业应用制作大面积纳米图形。
-
公开(公告)号：CN111415993B
公开(公告)日：2023-11-21
申请号：CN202010184503.4
申请日：2020-03-16
Applicant: 中国科学院微电子研究所
IPC: H01L29/786 , H01L29/423 , H01L29/49 , H01L29/51 , H01L21/34 , H01L31/113 , H01L31/18
-
公开(公告)号：CN113555353B
公开(公告)日：2023-11-07
申请号：CN202110826828.2
申请日：2021-07-21
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种三维半导体器件、芯片及三维半导体器件的制备方法，涉及半导体技术领域，用于在信息处理过程中，实现一次性对信号进行多级处理。所述三维半导体器件，包括：衬底及由下至上依次形成在衬底上的滤波结构、卷积结构及脉冲输出结构。滤波结构包括的第一介质层的材料为具备短时程记忆特性的材料。卷积结构包括的第二介质层的材料为具备长时程记忆特性的材料。脉冲输出结构包括的第三介质层的材料为具备阈值转变特性的材料。所述芯片包括上述三维半导体器件。所述三维半导体器件的制备方法用于制造上述三维半导体器件。
-
公开(公告)号：CN108963070B
公开(公告)日：2021-12-31
申请号：CN201710363354.6
申请日：2017-05-18
Applicant: 中国科学院微电子研究所
IPC: H01L45/00
Abstract: 本发明提供的一种阻变存储器及其制作方法，包括：提供一衬底，衬底的生长面包括多个台体；在衬底的生长面上形成下电极薄膜，下电极薄膜对应台体的顶面的区域高于多个台体之间的凹槽区域；在下电极薄膜背离衬底一侧形成绝缘层，绝缘层对应台体的顶面的区域为镂空区域；在绝缘层背离衬底一侧形成阻变层，阻变层与下电极薄膜对应台体的顶面的区域接触；在阻变层背离衬底一侧形成多个上电极，上电极与台体一一对应。上电极的尺寸将由台体的顶面的直径所决定，而通过优化台体的顶面的直径尺寸，可以将上电极的尺寸控制在纳米级范围内，进而使得该阻变存储器具有更小的电极尺寸，以降低阻变存储器电阻转换参数的离散型，从而改善阻变存储器的性能。
-
公开(公告)号：CN113054101A
公开(公告)日：2021-06-29
申请号：CN202110207480.9
申请日：2021-02-24
Applicant: 中国科学院微电子研究所
IPC: H01L45/00
Abstract: 本发明提供一种RRAM的3D垂直堆积集成结构及其集成方法，其中，该RRAM的3D垂直堆积集成结构包括：半导体衬底；第一隔离层，设置在半导体衬底上；堆叠结构，设置在第一隔离层上，堆叠结构包括多层第一电极和多层第二隔离层，第一电极和第二隔离层间隔设置；至少一个通道孔，贯穿于堆叠结构中并连通至第一隔离层；掺杂金属功能层，覆盖至少一个通道孔的侧壁和底部，且覆盖堆叠结构顶层的第二隔离层表面；第二电极，填充覆盖有掺杂金属功能层的至少一个通道孔。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.027 seconds)
