-
公开(公告)号：CN102390383A
公开(公告)日：2012-03-28
申请号：CN201110261245.6
申请日：2011-09-05
申请人： 铁道部运输局 , 中国铁道科学研究院机车车辆研究所 , 北京纵横机电技术开发公司
IPC分类号： B61C17/00
摘要： 本发明提供一种高速列车远程数据传输方法、装置及系统。方法包括：从HMI设备获取列车运行过程中的故障数据；从MVB网络获取列车子系统的运行状态数据；获取所述列车的当前位置信息；将所述故障数据、所述运行状态数据和所述当前位置信息发送给远程服务器。本发明提供一种高速列车远程数据传输装置，包括故障数据获取模块、状态数据获取模块、位置信息获取模块和发送模块，发送模块将其他模块获取的数据发送给远程服务器，实现对高速列车状态的远程监控。本发明提供一种高速列车远程数据传输系统，包括高速列车远程数据传输装置和远程服务器。采用本发明技术方案，可以实现高速列车状态的远程监控，故障的快速消除，提高故障的检修效率。
-
公开(公告)号：CN105835906B
公开(公告)日：2018-02-09
申请号：CN201610374384.2
申请日：2016-05-31
申请人： 中国铁道科学研究院 , 北京纵横机电技术开发公司 , 中国铁道科学研究院机车车辆研究所
IPC分类号： B61L15/00
摘要： 本发明提供了一种列车网络系统显示设备及列车网络系统信息显示方法，涉及列车网络系统技术领域。该设备包括的主控制器通过外部交换机与以太网连接；主控制器通过第一计算机COM接口连接RS232接口，通过第二计算机COM接口连接RS485接口，通过音频放大器与音频输出装置连接，通过多功能车辆网络接口与多功能车辆网络系统连接，通过第三计算机COM接口与一触摸控制屏连接，通过第四计算机COM接口与环境控制器连接，还分别连接有USB接口、TFT显示屏、标准闪存卡电路以及电源电路；环境控制器连接有TFT背光电路，其与TFT显示屏配合形成显示电路；显示电路用于进行列车网络系统信息显示；环境控制器还连接电源电路。
-
公开(公告)号：CN108153686B
公开(公告)日：2023-12-22
申请号：CN201810111319.X
申请日：2018-02-05
申请人： 中国铁道科学研究院 , 北京纵横机电技术开发公司 , 中国铁道科学研究院机车车辆研究所
摘要： 本发明提供了一种多接口CPU模块，包括：SOC部分，包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口及一组内存控制接口；存储部分，其内存芯片通过内存控制接口与SOC部分连接，其存储芯片通过一组SATA接口与SOC部分连接；PCIE部分，两路PCIE接口分别通过一个以太网桥片连接至以太网接口，以太网接口连接至连接器；ISA部分，其ISA桥片通过LPC接口连接至SOC部分，SIA桥片从SOC部分得到的ISA信号，通过ISA总线同时传输至连接器及FPGA的I/O引脚；FPGA根据时序要求引出I/O到连接器；FPGA连接至CAN控制器，通过CAN总线连接至连接器。本发明可以解决现有技术中CPU无法与ISA总线直接通讯的问题以及接口资源不丰富的问题。
-
公开(公告)号：CN105429837B
公开(公告)日：2019-06-25
申请号：CN201510994481.7
申请日：2015-12-25
申请人： 中国铁道科学研究院 , 北京纵横机电技术开发公司 , 中国铁道科学研究院机车车辆研究所
摘要： 本发明提供一种MVB总线中继器，包括壳体和固定于该壳体内的电路板卡；电路板卡包括两个互为冗余且独立的通道电路，每通道电路包括第一MVB信号驱动接收电路、第二MVB信号驱动接收电路、电源转换模块及FPGA模块；第一MVB信号驱动接收电路、第二MVB信号驱动接收电路及FPGA模块分别连接至电源转换模块；第一MVB信号驱动接收电路的一端与第一网段MVB总线连接，另一端与该FPGA模块的一端连接；该第二MVB信号驱动接收电路的一端与该FPGA模块的另一端连接，该第二MVB信号驱动接收电路的另一端与第二网段MVB总线连接；该FPGA模块接收来自该第一及第二网段MVB总线其中之一的MVB信号，对该MVB信号进行调理后转发至该第一及第二网段MVB总线其中的另一个。本发明的中继器具有高可靠性。
-
公开(公告)号：CN108153686A
公开(公告)日：2018-06-12
申请号：CN201810111319.X
申请日：2018-02-05
申请人： 中国铁道科学研究院 , 北京纵横机电技术开发公司 , 中国铁道科学研究院机车车辆研究所
摘要： 本发明提供了一种多接口CPU模块，包括：SOC部分，包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口及一组内存控制接口；存储部分，其内存芯片通过内存控制接口与SOC部分连接，其存储芯片通过一组SATA接口与SOC部分连接；PCIE部分，两路PCIE接口分别通过一个以太网桥片连接至以太网接口，以太网接口连接至连接器；ISA部分，其ISA桥片通过LPC接口连接至SOC部分，SIA桥片从SOC部分得到的ISA信号，通过ISA总线同时传输至连接器及FPGA的I/O引脚；FPGA根据时序要求引出I/O到连接器；FPGA连接至CAN控制器，通过CAN总线连接至连接器。本发明可以解决现有技术中CPU无法与ISA总线直接通讯的问题以及接口资源不丰富的问题。
-
公开(公告)号：CN108092854A
公开(公告)日：2018-05-29
申请号：CN201711480145.6
申请日：2017-12-29
申请人： 中国铁道科学研究院 , 北京纵横机电技术开发公司 , 中国铁道科学研究院机车车辆研究所
摘要： 本发明提供了一种基于IEC61375协议的列车级以太网设备的测试方法及装置，其中，该方法包括：监听列车级以太网设备ETBN的待测TTDP报文数据和待测TRDP报文数据；对待测TTDP报文数据和待测TRDP报文数据进行分析，得到待测TTDP报文数据和待测TRDP报文数据的传输周期特征及格式内容特征；根据待测TTDP报文数据和待测TRDP报文数据的传输周期特征及格式内容特征，与TTDP报文数据和待测TRDP报文数据的标准传输周期特征及格式内容特征的比较结果，得到ETBN的TTDP报文数据和待测TRDP报文数据的测试结果。上述技术方案实现了基于IEC61375协议的列车级以太网设备的准确测试。
-
公开(公告)号：CN102621436B
公开(公告)日：2014-10-29
申请号：CN201210134255.8
申请日：2012-05-02
申请人： 中国铁道科学研究院机车车辆研究所 , 北京纵横机电技术开发公司
IPC分类号： G01R31/00
摘要： 本发明涉及一种应用于轨道交通车辆的单车电气调试设备，更具体地说是指一种应用于列车单车调试试验台以及在该实验台上采用的调试方法。该调试试验台至少包括彼此连通的仿真控制单元，网络连接单元，显示单元以及电源，基于该调试试验台通过数据转换显示不同的数据来精确的显示被测单元的状态。通过采用上述的技术方案，本发明提供了一种结构相对简单，测试效率高，测量结果准确，反馈结果直观的单车调试试验台以及在该试验台上采用的调试方法，通过利用TCN车载网络技术，实现列车单车电气调试及各子系统的部分功能调试。
-
公开(公告)号：CN102621436A
公开(公告)日：2012-08-01
申请号：CN201210134255.8
申请日：2012-05-02
申请人： 中国铁道科学研究院机车车辆研究所 , 北京纵横机电技术开发公司
IPC分类号： G01R31/00
摘要： 本发明涉及一种应用于轨道交通车辆的单车电气调试设备，更具体地说是指一种应用于列车单车调试试验台以及在该实验台上采用的调试方法。该调试试验台至少包括彼此连通的仿真控制单元，网络连接单元，显示单元以及电源，基于该调试试验台通过数据转换显示不同的数据来精确的显示被测单元的状态。通过采用上述的技术方案，本发明提供了一种结构相对简单，测试效率高，测量结果准确，反馈结果直观的单车调试试验台以及在该试验台上采用的调试方法，通过利用TCN车载网络技术，实现列车单车电气调试及各子系统的部分功能调试。
-
公开(公告)号：CN105835906A
公开(公告)日：2016-08-10
申请号：CN201610374384.2
申请日：2016-05-31
申请人： 中国铁道科学研究院 , 北京纵横机电技术开发公司 , 中国铁道科学研究院机车车辆研究所
IPC分类号： B61L15/00
CPC分类号： B61L15/009 , B61L15/0081
摘要： 本发明提供了一种列车网络系统显示设备及列车网络系统信息显示方法，涉及列车网络系统技术领域。该设备包括的主控制器通过外部交换机与以太网连接；主控制器通过第一计算机COM接口连接RS232接口，通过第二计算机COM接口连接RS485接口，通过音频放大器与音频输出装置连接，通过多功能车辆网络接口与多功能车辆网络系统连接，通过第三计算机COM接口与一触摸控制屏连接，通过第四计算机COM接口与环境控制器连接，还分别连接有USB接口、TFT显示屏、标准闪存卡电路以及电源电路；环境控制器连接有TFT背光电路，其与TFT显示屏配合形成显示电路；显示电路用于进行列车网络系统信息显示；环境控制器还连接电源电路。
-
公开(公告)号：CN207780763U
公开(公告)日：2018-08-28
申请号：CN201820192446.2
申请日：2018-02-05
申请人： 中国铁道科学研究院 , 北京纵横机电技术开发公司 , 中国铁道科学研究院机车车辆研究所
摘要： 本实用新型提供了一种多接口CPU模块，包括：SOC部分，包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口及一组内存控制接口；存储部分，其内存芯片通过内存控制接口与SOC部分连接，其存储芯片通过一组SATA接口与SOC部分连接；PCIE部分，两路PCIE接口分别通过一个以太网桥片连接至以太网接口，以太网接口连接至连接器；ISA部分，其ISA桥片通过LPC接口连接至SOC部分，SIA桥片从SOC部分得到的ISA信号，通过ISA总线同时传输至连接器及FPGA的I/O引脚；FPGA根据时序要求引出I/O到连接器；FPGA连接至CAN控制器，通过CAN总线连接至连接器。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.076 秒)
