-
公开(公告)号：CN101197263B
公开(公告)日：2010-06-09
申请号：CN200710126599.3
申请日：2007-06-22
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28 , H01L21/336 , H01L21/8247
Abstract: 一种栅极形成方法，包括：提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；在所述半导体衬底上形成第二多晶硅层；去除第二多晶硅层；形成栅极。相应地，本发明还提供一种高压晶体管的形成方法和一种存储器的形成方法，本发明通过先去除形成在半导体衬底上第一多晶硅层和层间介质层上的第二多晶硅层，然后定义刻蚀第一多晶硅层和层间介质层形成栅极，避免了去除第二多晶硅层不干净的造成残留问题，防止了由于第二多晶硅残留问题使得高压晶体管产生泄漏电流。
-
公开(公告)号：CN100449736C
公开(公告)日：2009-01-07
申请号：CN200610028779.3
申请日：2006-07-10
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/8247 , H01L21/28
Abstract: 一种存储器件分离栅极的制造方法，包括：提供一具有复数沟槽和凸棱的半导体衬底；在所述沟槽内及凸棱上形成第一覆盖层；刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；在所述沟槽侧壁、第一覆盖层和凸棱上形成第二覆盖层；刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。本发明避免在沟槽中填充的第二覆盖层上形成空洞。
-
公开(公告)号：CN101308787A
公开(公告)日：2008-11-19
申请号：CN200710040642.4
申请日：2007-05-15
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28 , H01L21/306 , H01L21/336
Abstract: 本发明提供一种形成类倒梯形多晶硅截面的方法，涉及半导体器件制造工艺。采用传统的干法刻蚀制程无法获得形状一致且特征线宽均匀性较好的类倒梯形多晶硅截面。本发明的方法包括下列步骤：首先提供一基板，并在基板上形成一栅氧化层；接着，在栅氧化层上依次淀积数层多晶硅层，且该数层多晶硅层的掺杂浓度依次减小；然后，对该数层多晶硅层进行干法刻蚀，以形成垂直截面；以及对该数层多晶硅层进行湿法刻蚀，以形成类倒梯形截面。采用本发明的方法能够获得上宽下窄的类倒梯形多晶硅截面，并能保证良好的特征线宽均匀性。
-
公开(公告)号：CN101197263A
公开(公告)日：2008-06-11
申请号：CN200710126599.3
申请日：2007-06-22
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28 , H01L21/336 , H01L21/8247
Abstract: 一种栅极形成方法，包括：提供半导体衬底，所述半导体衬底形成有第一氧化硅层、第一多晶硅层和层间介质层；在所述半导体衬底上形成第二多晶硅层；去除第二多晶硅层；形成栅极。相应地，本发明还提供一种高压晶体管的形成方法和一种存储器的形成方法，本发明通过先去除形成在半导体衬底上第一多晶硅层和层间介质层上的第二多晶硅层，然后定义刻蚀第一多晶硅层和层间介质层形成栅极，避免了去除第二多晶硅层不干净的造成残留问题，防止了由于第二多晶硅残留问题使得高压晶体管产生泄漏电流。
-
公开(公告)号：CN100527359C
公开(公告)日：2009-08-12
申请号：CN200710040642.4
申请日：2007-05-15
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28 , H01L21/306 , H01L21/336
Abstract: 本发明提供一种形成类倒梯形多晶硅截面的方法，涉及半导体器件制造工艺。采用传统的干法刻蚀制程无法获得形状一致且特征线宽均匀性较好的类倒梯形多晶硅截面。本发明的方法包括下列步骤：首先提供一基板，并在基板上形成一栅氧化层；接着，在栅氧化层上依次淀积数层多晶硅层，且该数层多晶硅层的掺杂浓度依次减小；然后，对该数层多晶硅层进行干法刻蚀，以形成垂直截面；以及对该数层多晶硅层进行湿法刻蚀，以形成类倒梯形截面。采用本发明的方法能够获得上宽下窄的类倒梯形多晶硅截面，并能保证良好的特征线宽均匀性。
-
Patent Agency Ranking
公开(公告)号：CN101106109A
公开(公告)日：2008-01-16
申请号：CN200610028779.3
申请日：2006-07-10
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/8247 , H01L21/28
Abstract: 一种存储器件分离栅极的制造方法，包括：提供一具有复数沟槽和凸棱的半导体衬底；在所述沟槽内及凸棱上形成第一覆盖层；刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；在所述沟槽侧壁、第一覆盖层和凸棱上形成第二覆盖层；刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。本发明避免在沟槽中填充的第二覆盖层上形成空洞。
-
公开(公告)号：CN100468695C
公开(公告)日：2009-03-11
申请号：CN200610119058.3
申请日：2006-12-04
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L21/8242
CPC classification number: H01L21/31116 , H01L21/31111 , H01L27/10852
Abstract: 一种改善多晶硅缺陷的方法，包括下列步骤：在硅基底上形成氧化硅层；在氧化硅层中形成多晶硅插塞，所述多晶硅插塞贯穿氧化硅层；在氧化硅层上形成氮化硅层，且覆盖多晶硅插塞；在氮化硅层上形成层间介质层；蚀刻多晶硅插塞上方的层间介质层，形成开口；蚀刻开口处的氮化硅层，露出多晶硅插塞；在开口内填充多晶硅，与多晶硅插塞连通。经过上述步骤，由于氮化硅层的保护，不会产生热标准清洗液1号与多晶硅插塞反应；由于氮化硅层是最后被蚀刻掉的，因此就不会产生氮化硅层露出，使后续填充平整。
-
公开(公告)号：CN100468692C
公开(公告)日：2009-03-11
申请号：CN200610029909.5
申请日：2006-08-10
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L21/8247 , H01L21/28
Abstract: 一种与非型快闪存储器选择栅的制造方法，包括下列步骤：在晶圆上沉积多晶硅导电层；对多晶硅导电层进行抛光；在多晶硅导电层表面涂覆光阻；将光罩上的图形转移至光阻上，定义选择栅；经过显影后，将限定选择栅位置的光阻留下，而其余光阻则被去除；对光阻去除部分的多晶硅导电层进行刻蚀；去除选择栅位置的光阻；对晶圆上的多晶硅导电层进行整体刻蚀；形成选择栅。上述在多晶硅导电层表面光阻上定义选择栅后再进行刻蚀过程，完全解决了曝光过程中光阻残留与剥落的情况。
-
公开(公告)号：CN101197310A
公开(公告)日：2008-06-11
申请号：CN200610119058.3
申请日：2006-12-04
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L21/8242
CPC classification number: H01L21/31116 , H01L21/31111 , H01L27/10852
Abstract: 一种改善多晶硅缺陷的方法，包括下列步骤：在硅基底上形成氧化硅层；在氧化硅层中形成多晶硅插塞，所述多晶硅插塞贯穿氧化硅层；在氧化硅层上形成氮化硅层，且覆盖多晶硅插塞；在氮化硅层上形成层间介质层；蚀刻多晶硅插塞上方的层间介质层，形成开口；蚀刻开口处的氮化硅层，露出多晶硅插塞；在开口内填充多晶硅，与多晶硅插塞连通。经过上述步骤，由于氮化硅层的保护，不会产生热标准清洗液1号与多晶硅插塞反应；由于氮化硅层是最后被蚀刻掉的，因此就不会产生氮化硅层露出，使后续填充平整。
-
公开(公告)号：CN101123209A
公开(公告)日：2008-02-13
申请号：CN200610029909.5
申请日：2006-08-10
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L21/8247 , H01L21/28
Abstract: 一种与非型快闪存储器选择栅的制造方法，包括下列步骤：在晶圆上沉积多晶硅导电层；对多晶硅导电层进行抛光；在多晶硅导电层表面涂覆光阻；将光罩上的图形转移至光阻上，定义选择栅；经过显影后，将限定选择栅位置的光阻留下，而其余光阻则被去除；对光阻去除部分的多晶硅导电层进行刻蚀；去除选择栅位置的光阻；对晶圆上的多晶硅导电层进行整体刻蚀；形成选择栅。上述在多晶硅导电层表面光阻上定义选择栅后再进行刻蚀过程，完全解决了曝光过程中光阻残留与剥落的情况。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.045 seconds)
