公开(公告)号：CN111952445A

公开(公告)日：2020-11-17

申请号：CN201910403324.2

申请日：2019-05-15

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 杨芸

IPC: H01L45/00

Abstract: 一种阻变随机存取存储器的结构及其形成方法，结构包括：衬底；位于所述衬底内的第一底部电极，且所述衬底暴露出所述第一底部电极表面；位于所述第一底部电极表面的第二底部电极；位于所述第二底部电极表面的阻变层；位于所述阻变层表面的顶部电极。所述阻变随机存取存储器的性能得到提升。

公开(公告)号：CN105355599B

公开(公告)日：2018-09-21

申请号：CN201410407085.5

申请日：2014-08-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  仇圣棻

IPC: H01L21/28 ,  H01L27/11521

Abstract: 本发明涉及一种半导体存储器件及其制备方法、电子装置，所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，所述栅极结构包括依次形成的浮栅和控制栅；步骤S2：在所述栅极结构的侧壁上形成第一间隙壁并进行回蚀刻，以去除所述控制栅顶部侧壁上的所述第一间隙壁，露出所述控制栅顶部的侧壁；步骤S3：氧化露出的所述控制栅顶部的侧壁，以形成氧化物绝缘层；步骤S4：沉积第二间隙壁材料层，以覆盖所述半导体衬底和所述栅极结构；步骤S5：沉积层间介电层并在所述层间介电层中形成位于所述栅极结构之间的接触孔。所述方法能够增加所述控制栅顶部和接触孔之间的间距，防止所述控制栅和所述接触孔发生桥连。

公开(公告)号：CN104051346B

公开(公告)日：2018-01-30

申请号：CN201310077001.1

申请日：2013-03-11

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 王成诚 ,  仇圣棻 ,  李绍彬 ,  杨芸

IPC: H01L27/11521 ,  H01L27/11524

Abstract: 本发明提供一种闪存存储器的制备方法，本发明采用湿法刻蚀与干法刻蚀结合的方法形成位于浮栅间隔离结构处的沟槽，该沟槽横截面为倒梯形且开口存在倒角。与现有技术采用纯湿法刻蚀相比较，本发明增加的干法刻蚀，一方面，使增加有源区与控制栅的最短距离的同时保证该距离的一致性，有利于增加闪存存储器的控制栅与浮栅之间的电容面积，提高栅耦合系数，从而提升存储器的额定漏电流，进而提高闪存存储器的擦除速度和循环操作时器件的可靠性；另一方面，增大了沟槽开口的宽度，降低沟槽深宽比，有利于提高填充至倒梯形沟槽内材料的致密性的同时，降低相邻存储单元浮栅间的耦合干扰，提高闪存存储器的可靠性。

公开(公告)号：CN104752434B

公开(公告)日：2017-11-03

申请号：CN201310745799.2

申请日：2013-12-30

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 洪中山 ,  杨芸

IPC: H01L27/11521 ,  H01L21/768 ,  H01L21/28 ,  H01L29/423 ,  H01L21/336 ,  H01L29/788 ,  H01L21/311 ,  H01L21/3213

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/76897 ,  H01L29/42324 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66825 ,  H01L29/788 ,  H01L29/7881

Abstract: 一种存储器件及其形成方法，其中，存储器件的形成方法包括：提供表面具有存储单元的衬底，存储单元包括：第一介质层、浮栅层、第二介质层、控制栅层和第一掩膜层；在存储单元的侧壁表面形成第二掩膜层，第二掩膜层覆盖第一介质层、浮栅层和第二介质层的侧壁、以及控制栅层靠近浮栅层的部分侧壁；以第一掩膜层和第二掩膜层为掩膜，去除部分控制栅层，使暴露出的部分控制栅层平行于衬底表面方向的尺寸缩小；在去除部分控制栅层之后，以第一掩膜层和第二掩膜层为掩膜，采用自对准硅化工艺在暴露出的控制栅层侧壁表面、以及暴露出的衬底表面形成电接触层。所形成的存储器件性能改善。

公开(公告)号：CN106206445A

公开(公告)日：2016-12-07

申请号：CN201510215855.0

申请日：2015-04-29

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 张金霜 ,  杨芸 ,  李绍彬 ,  洪中山

IPC: H01L21/8247 ,  H01L27/115

Abstract: 一种存储器结构的形成方法，包括：提供包括器件区和外围区的衬底；在衬底表面形成自器件区延伸至外围区表面的若干栅极结构，栅极结构横跨于若干有源区表面，栅极结构两侧分别具有源区沟槽和漏区沟槽；在衬底表面形成第一介质层；在器件区的源区沟槽内形成源区互连线；在源区互连线、第一介质层和栅极结构表面形成第二介质层；在第二介质层内形成若干第一通孔；在第一通孔的侧壁表面形成第三阻挡层；去除外围区的第一通孔底部的第一阻挡层和第一介质层，形成控制栅通孔和漏区通孔；在漏区通孔内形成漏区插塞，在控制栅通孔内形成控制栅插塞。所形成的存储器结构形貌良好、性能稳定、可靠性提高。

公开(公告)号：CN104112656B

公开(公告)日：2016-11-02

申请号：CN201310138654.6

申请日：2013-04-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 王成诚 ,  李绍彬 ,  杨芸

IPC: H01L21/28

Abstract: 本发明提供一种改善闪存存储器外围电路区栅氧化层可靠性的方法，所述方法将外围电路区半导体衬底顶部的含氮区域进行氧化处理，将其转化为氧化层并去除该氧化层，从而暴露出外围电路区未含氮的半导体衬底表面并在该表面上生长栅氧化层，使本发明在后续外围电路区中制作MOS器件时，由于半导体衬底顶部含氮区域的去除，降低了在半导体衬底表面栅氧化层的生长难度，尤其提高了位于隔离结构拐角处的半导体衬底上栅氧化层的生长能力，使生长栅氧化层的完整性和均匀性得以增加，提高了MOS器件栅氧化层的可靠性；另外，本发明的氧化处理在室温或较低温度进行，降低了现有技术的热预算，避免器件掺杂轮廓发生偏移，同时使本发明方便实施，操作简单。

公开(公告)号：CN105789213A

公开(公告)日：2016-07-20

申请号：CN201410841380.1

申请日：2014-12-25

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  仇圣棻 ,  李绍彬 ,  邹陆军 ,  陈超 ,  朱先宇

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明涉及一种半导体存储器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有源区单元、浅沟槽隔离单元以及周围区单元，其中在所述有源区单元和所述浅沟槽隔离单元中形成有由若干栅极结构形成的栅极阵列；步骤S2：执行源漏注入，以形成源漏区，并形成钝化层，以覆盖所述有源区单元、所述浅沟槽隔离单元和所述周围区单元；步骤S3：以自对准的方法去除所述浅沟槽隔离单元中部分所述栅极结构之间的所述钝化层，以形成若干隔离开口，间隔所述栅极阵列；步骤S4：沉积隔离材料层，以填充所述隔离开口。本发明通过所述方法可以避免对所述栅极的侧壁造成损坏，以进一步提高器件的性能和良率。

公开(公告)号：CN102412182B

公开(公告)日：2015-09-02

申请号：CN201010292511.7

申请日：2010-09-19

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 杨芸 ,  洪中山

IPC: H01L21/762 ,  H01L21/265

Abstract: 一种浅沟槽隔离结构形成方法，其特征在于，包括：提供表面形成有衬垫氧化层的衬底；对所述衬垫氧化层进行掺杂离子注入，形成掺杂衬垫氧化层；在所述掺杂衬垫氧化层表面形成硬掩膜层；在所述硬掩膜层、掺杂衬垫氧化层和衬底内形成沟槽；形成填充所述沟槽的填充介质层；去除所述硬掩膜层，暴露出掺杂衬垫氧化层；去除所述掺杂衬垫氧化层暴露出衬底。本发明能够避免形成在浅沟槽隔离结构两侧相邻的多晶硅栅极结构出现穿通或者短路现象。

公开(公告)号：CN104112654A

公开(公告)日：2014-10-22

申请号：CN201310136075.8

申请日：2013-04-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 刘涛 ,  杨芸 ,  李绍彬 ,  仇圣棻

IPC: H01L21/28 ,  H01L21/311

CPC classification number: H01L29/42324 ,  H01L21/76232

Abstract: 本发明提供一种减少浮栅孔洞的工艺方法，该工艺方法至少包括步骤：首先，在半导体衬底的有源区上依次沉积衬垫氧化物层及氮化硅层；其次，刻蚀所述衬垫氧化物层、氮化硅层及有源区，形成至少两个倒梯形的沟槽，所述沟槽未穿透有源区；然后，填充绝缘介质材料至所述沟槽中，形成浅沟道隔离区；接着，采用选择性刻蚀工艺，刻蚀掉位于浅沟道隔离区之间的氮化硅层，同时刻蚀掉部分浅沟道隔离区，获得长方形或倒梯形的浮栅待制备区；最后，在所述浮栅待制备区中制备形成浮栅。由此，在长方形或倒梯形的浮栅制备区制备形成的浮栅中就不会出现孔洞，避免浮栅发生无效，器件的可靠性得到增强。

公开(公告)号：CN104103593A

公开(公告)日：2014-10-15

申请号：CN201310113420.6

申请日：2013-04-02

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 王成诚 ,  李绍彬 ,  杨芸 ,  仇圣棻

IPC: H01L21/8247 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L27/11517 ,  H01L29/4236

Abstract: 本发明提供一种闪存存储器的制作方法，与现有技术纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的物理化学性刻蚀，在沟槽开口拐角处形成倒角，使本发明在保证足够大相邻浮栅间的间距、降低相邻浮栅之间干扰的前提下，降低沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充沟槽形成浮栅的致密性，不仅可提高闪存存储器的数据保存能力，还可以解决由空洞缺陷造成的后续制备隧穿氧化层的不完整性，以提高器件的可靠性；进一步，物理化学性刻蚀前的湿法刻蚀中保留部分第一硬掩膜，避免了物理化学性刻蚀时对有源区表面的损伤，保证了器件的功能与可靠性。