-
公开(公告)号:CN105575783B
公开(公告)日:2018-05-08
申请号:CN201410527705.9
申请日:2014-10-09
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供半导体衬底,在其上形成有多个栅极结构,栅极结构包括位于最上层的栅极硬遮蔽层;在半导体衬底上依次沉积自对准接触阻挡层和层间介电层,覆盖栅极结构;去除位于栅极结构之间的层间介电层和自对准接触阻挡层,形成用于填充构成自对准接触的材料的开口;在半导体衬底上沉积另一栅极硬掩蔽层,以提升位于栅极结构的最上层的栅极硬掩蔽层的厚度;去除另一栅极硬掩蔽层位于栅极结构之间的半导体衬底上的部分。根据本发明,形成自对准接触的同时,提高位于栅极结构的最上层的栅极硬掩蔽层的厚度,避免自对准接触与栅极结构之间的击穿电压的降低,提升存储器件的性能。
-
公开(公告)号:CN105789213A
公开(公告)日:2016-07-20
申请号:CN201410841380.1
申请日:2014-12-25
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明涉及一种半导体存储器件及其制备方法、电子装置。所述方法包括步骤S1:提供半导体衬底,在所述半导体衬底上形成有源区单元、浅沟槽隔离单元以及周围区单元,其中在所述有源区单元和所述浅沟槽隔离单元中形成有由若干栅极结构形成的栅极阵列;步骤S2:执行源漏注入,以形成源漏区,并形成钝化层,以覆盖所述有源区单元、所述浅沟槽隔离单元和所述周围区单元;步骤S3:以自对准的方法去除所述浅沟槽隔离单元中部分所述栅极结构之间的所述钝化层,以形成若干隔离开口,间隔所述栅极阵列;步骤S4:沉积隔离材料层,以填充所述隔离开口。本发明通过所述方法可以避免对所述栅极的侧壁造成损坏,以进一步提高器件的性能和良率。
-
公开(公告)号:CN107845637B
公开(公告)日:2020-06-09
申请号:CN201610830376.4
申请日:2016-09-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11524
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置,该制作方法包括下述步骤:提供半导体衬底,在所述半导体衬底上形成图形化的控制栅和自对准硬掩膜层;在所述图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于所述间隙壁之上的刻蚀停止层;形成源/漏自对准接触,其中,所述间隙壁的高度低于所述自对准硬掩膜层,所述间隙壁被所述蚀刻停止层完全包裹。该制作方法可以防止NOR存储器中控制栅与源/漏短接或击穿,提高了器件的良率。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号:CN105097643B
公开(公告)日:2018-11-16
申请号:CN201410222819.2
申请日:2014-05-23
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/762
Abstract: 一种浅沟槽隔离结构的形成方法,包括:提供半导体衬底;在所述半导体衬底表面形成浅沟槽;在所述浅沟槽的底部和侧壁形成衬氧化层;在形成所述衬氧化层之后,进行清洗工艺;在所述清洗工艺之后,对所述衬氧化层进行高温退火处理;采用绝缘材料填充满所述浅沟槽。采用所述浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构中,位于浅沟槽隔离结构周边的半导体衬底不出现孔洞,所述浅沟槽隔离结构的隔离性能提高,并提高了相应芯片的良率。
-
公开(公告)号:CN104952803A
公开(公告)日:2015-09-30
申请号:CN201410114617.6
申请日:2014-03-25
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/8247 , H01L21/28
Abstract: 一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底包括第一区域和第二区域,所述第一区域上形成有若干分立的存储栅结构,所述第二区域上形成有若干栅极结构,相邻存储栅结构之间具有第一凹槽,相邻栅极结构之间具有第二凹槽,第一凹槽的宽度小于第二凹槽的宽度;在半导体衬底上形成衬垫层;刻蚀衬垫层,使第一凹槽顶部宽度大于第一凹槽的底部宽度;在所述衬垫层上形成第二侧墙材料层;刻蚀所述第二侧墙材料层,形成位于栅极结构侧壁表面的第二侧墙,同时形成填充满所述第一凹槽的介质层。上述方法可以简化半导体结构的形成工艺。
-
公开(公告)号:CN109273445B
公开(公告)日:2020-10-02
申请号:CN201710585449.2
申请日:2017-07-18
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11517 , H01L27/11521
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置,该制作方法包括:提供半导体衬底,在所述半导体衬底上形成堆叠栅,在所述堆叠栅的侧壁上形成间隙壁;在所述半导体衬底上形成包围所述堆叠栅的层间介电层,并在所述层间介电层中形成反转接触孔;以绝缘材料填充所述反转接触孔;去除待形成源漏接触孔区域的所述层间介电层以形成源漏接触孔,其中部分间隙壁中的氧化层被去除而在间隙壁中形成空隙;在所述间隙壁上形成保护层,所述保护层填充满所述空隙;以导电材料填充所述接触孔以形成源漏接触。该制作方法可以克服栅极间隙壁顶部的反转接触刻蚀停止层被去除导致的栅极与源/漏之间的击穿电压降低的问题。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号:CN105789213B
公开(公告)日:2019-01-22
申请号:CN201410841380.1
申请日:2014-12-25
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/11524
Abstract: 本发明涉及一种半导体存储器件及其制备方法、电子装置。所述方法包括步骤S1:提供半导体衬底,在所述半导体衬底上形成有有源区单元、浅沟槽隔离单元以及周围区单元,其中在所述有源区单元和所述浅沟槽隔离单元中形成有由若干栅极结构形成的栅极阵列;步骤S2:执行源漏注入,以形成源漏区,并形成钝化层,以覆盖所述有源区单元、所述浅沟槽隔离单元和所述周围区单元;步骤S3:以自对准的方法去除所述浅沟槽隔离单元中部分所述栅极结构之间的所述钝化层,以形成若干隔离开口,间隔所述栅极阵列;步骤S4:沉积隔离材料层,以填充所述隔离开口。本发明通过所述方法可以避免对所述栅极的侧壁造成损坏,以进一步提高器件的性能和良率。
-
公开(公告)号:CN105575783A
公开(公告)日:2016-05-11
申请号:CN201410527705.9
申请日:2014-10-09
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28 , H01L29/423
Abstract: 本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供半导体衬底,在其上形成有多个栅极结构,栅极结构包括位于最上层的栅极硬遮蔽层;在半导体衬底上依次沉积自对准接触阻挡层和层间介电层,覆盖栅极结构;去除位于栅极结构之间的层间介电层和自对准接触阻挡层,形成用于填充构成自对准接触的材料的开口;在半导体衬底上沉积另一栅极硬掩蔽层,以提升位于栅极结构的最上层的栅极硬掩蔽层的厚度;去除另一栅极硬掩蔽层位于栅极结构之间的半导体衬底上的部分。根据本发明,形成自对准接触的同时,提高位于栅极结构的最上层的栅极硬掩蔽层的厚度,避免自对准接触与栅极结构之间的击穿电压的降低,提升存储器件的性能。
-
公开(公告)号:CN107845637A
公开(公告)日:2018-03-27
申请号:CN201610830376.4
申请日:2016-09-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11524
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置,该制作方法包括下述步骤:提供半导体衬底,在所述半导体衬底上形成图形化的控制栅和自对准硬掩膜层;在所述图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于所述间隙壁之上的刻蚀停止层;形成源/漏自对准接触,其中,所述间隙壁的高度低于所述自对准硬掩膜层,所述间隙壁被所述蚀刻停止层完全包裹。该制作方法可以防止NOR存储器中控制栅与源/漏短接或击穿,提高了器件的良率。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号:CN105097643A
公开(公告)日:2015-11-25
申请号:CN201410222819.2
申请日:2014-05-23
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/762
Abstract: 一种浅沟槽隔离结构的形成方法,包括:提供半导体衬底;在所述半导体衬底表面形成浅沟槽;在所述浅沟槽的底部和侧壁形成衬氧化层;在形成所述衬氧化层之后,进行清洗工艺;在所述清洗工艺之后,对所述衬氧化层进行高温退火处理;采用绝缘材料填充满所述浅沟槽。采用所述浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构中,位于浅沟槽隔离结构周边的半导体衬底不出现孔洞,所述浅沟槽隔离结构的隔离性能提高,并提高了相应芯片的良率。
-
-
-
-
-
-
-
-
-