-
公开(公告)号：CN102376884B
公开(公告)日：2013-10-09
申请号：CN201010267466.X
申请日：2010-08-24
IPC分类号： H01L45/00
摘要： 一种相变存储器相变材料的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有介电层，所述介电层中形成有金属电极，所述金属电极分别位于半导体衬底的P型区域与N型区域上，所述介电层中还具有露出所述金属电极的通孔；在所述介电层与金属电极上形成相变材料，所述相变材料填充满所述介电层中的通孔；对所述半导体衬底进行化学机械抛光，移除所述介电层上的相变材料，所述化学机械抛光过程中，抛光面的光照度低于100勒克斯。本发明的相变存储器相变材料的制作方法通过降低化学机械抛光时抛光面的光照度，有效避免了光致腐蚀现象对相变层的影响，减少了相变层表面凹陷，产品良率也得以提高。
-
公开(公告)号：CN102315386B
公开(公告)日：2013-10-30
申请号：CN201010228335.0
申请日：2010-07-06
摘要： 本发明公开了一种相变存储器存储单元的制作方法，该方法包括：在第一绝缘层中形成底电极后，依次沉积氮化硅层和低介电常数材料层；图案化低介电常数材料层与氮化硅层，形成孔洞，所述孔洞出露底电极的接触面，在所述孔洞内沉积第一相变材料；采用等离子轰击方法预清理所述第一相变材料至出露所述底电极接触面后，沉积第二相变材料填充孔洞；抛光所沉积的第二相变材料至孔洞表面，形成相变层；在相变层上形成顶电极，所述顶电极形成于第二绝缘层中。本发明提供的方法避免了预清理过程出现的局部放电现象，且使得最终制作的相变存储器存储单元不会损坏。
-
公开(公告)号：CN109755384A
公开(公告)日：2019-05-14
申请号：CN201711070942.7
申请日：2017-11-03
IPC分类号： H01L45/00
摘要： 一种相变存储器及其制备方法，制备方法包括：提供基底，所述基底上具有介质层，且所述介质层内具有贯穿所述介质层厚度的沟槽；在所述沟槽内填充导电层，且所述导电层顶部低于所述介质层顶部；在所述导电层顶部以及所述导电层露出的沟槽侧壁上形成加热电极层。所述制备方法可实现加热电极层与导电层的精确对准，实施难度小，有利于提高制备的相变存储器的产品合格率。
-
公开(公告)号：CN102569646B
公开(公告)日：2014-03-12
申请号：CN201010601467.3
申请日：2010-12-22
IPC分类号： H01L45/00
摘要： 本发明提供相变存储器的制作方法，包括：提供半导体衬底，所述半导体衬底表面形成有底部电极和与所述底部电极齐平的第一介质层；在所述第一介质层表面形成第二介质层，所述第二介质层内形成有沟槽，所述沟槽露出下方的底部电极；在所述沟槽的侧壁形成侧墙；在所述第二介质层表面和所述沟槽内形成相变层，所述相变层至少填充满所述沟槽且覆盖于所述第二介质层表面；在所述相变层上方形成牺牲层，所述牺牲层用于保护所述沟槽内的相变层；进行平坦化工艺，去除所述牺牲层和位于所述沟槽外部、第二介质层表面的相变层，使得所述沟槽内的相变层与所述第二介质层齐平。本发明提高了相变存储器的良率。
-
公开(公告)号：CN102468429B
公开(公告)日：2014-02-12
申请号：CN201010534177.1
申请日：2010-11-05
IPC分类号： H01L45/00
摘要： 本发明提供一种相变随机存储器的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有第二绝缘层，所述第二绝缘层内填充有GST相变材料；在所述第二绝缘层和GST相变材料上沉积低温氧化层；图案化所述低温氧化层，以形成覆盖所述GST相变材料的图案化的低温氧化层；在所述第二绝缘层和图案化的低温氧化层上依次沉积氮化硅层和第三绝缘层；依次刻蚀所述第三绝缘层和氮化硅层，以完全暴露出图案化的低温氧化层，形成刻蚀孔；移除所述刻蚀孔内的图案化的低温氧化层；在所述刻蚀孔内形成上电极。本发明采用依次沉积低温氧化层和氮化硅层做为阻挡层，湿法刻蚀时低温氧化层与GST相变材料之间的刻蚀选择比大于15，避免了GST损耗。
-
公开(公告)号：CN104752313B
公开(公告)日：2020-11-03
申请号：CN201310743202.0
申请日：2013-12-27
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/762 , H01L21/84 , H01L27/12
摘要： 本发明提供一种半导体器件的制造方法和半导体器件，涉及半导体技术领域。本发明的半导体器件的制造方法，可以通过深绝缘沟槽以及介电盖帽层对位于埋入式绝缘层下方的第一半导体衬底与位于埋入式绝缘层上方的第二半导体衬底上的晶体管以及互连线进行有效隔离，最大程度地降低基板耦合作用，提高半导体器件的性能。本发明的半导体器件，具有深绝缘沟槽以及介电盖帽层，可以对位于埋入式绝缘层下方的第一半导体衬底与位于埋入式绝缘层上方的第二半导体衬底上的晶体管以及互连线进行有效隔离，最大程度地降低基板耦合作用，提高半导体器件的性能。
-
公开(公告)号：CN104716055B
公开(公告)日：2017-09-29
申请号：CN201310675699.7
申请日：2013-12-11
申请人： 中芯国际集成电路制造(上海)有限公司
CPC分类号： H01L2224/11
摘要： 一种晶圆级封装方法，包括：提供半导体晶圆，所述半导体晶圆包括第一表面和第二表面，在所述半导体晶圆的第一表面形成凹槽；在所述半导体晶圆以及所述凹槽的底部和侧壁形成粘附辅助层；在所述粘附辅助层上形成隔绝层；沿着所述凹槽刻蚀所述隔绝层和粘附辅助层，去除所述凹槽底部的隔绝层和粘附辅助层，露出所述半导体晶圆；在所述隔绝层、所述凹槽的侧壁，以及所述凹槽底部裸露的半导体晶圆上形成金属互连线层；之后，在所述金属互连线层上形成焊盘、钝化层、焊球等结构，完成晶圆级封装。上述技术方案中，在半导体晶圆上形成一层粘附辅助层，之后，在于所述粘附辅助层上方形成所述隔绝层，从而有效提高所述隔绝层和半导体晶圆的结合强度。
-
公开(公告)号：CN102468428A
公开(公告)日：2012-05-23
申请号：CN201010534163.X
申请日：2010-11-05
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L45/00
摘要： 本发明提供一种相变随机存储器的上电极的制造方法。包括：提供半导体衬底，所述半导体衬底上形成有第二绝缘层，所述第二绝缘层内填充有GST相变材料；在所述第二绝缘层和GST相变材料上依次沉积低温氧化层、氮化硅层和第三绝缘层；依次刻蚀所述第三绝缘层和氮化硅层，以暴露出底部的低温氧化层，形成刻蚀孔；离子注入处理或等离子体处理所述刻蚀孔底部内的低温氧化层；移除所述刻蚀孔底部内的低温氧化层；在所述刻蚀孔内形成上电极。本发明采用依次沉积低温氧化层和氮化硅层做为上电极刻蚀的阻挡层，湿法刻蚀法低温氧化层时，低温氧化层与GST相变材料之间具有大于15的刻蚀选择比，从而避免了刻蚀时GST相变材料的损耗。
-
公开(公告)号：CN102376884A
公开(公告)日：2012-03-14
申请号：CN201010267466.X
申请日：2010-08-24
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L45/00
摘要： 一种相变存储器相变材料的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有介电层，所述介电层中形成有金属电极，所述金属电极分别位于半导体衬底的P型区域与N型区域上，所述介电层中还具有露出所述金属电极的通孔；在所述介电层与金属电极上形成相变材料，所述相变材料填充满所述介电层中的通孔；对所述半导体衬底进行化学机械抛光，移除所述介电层上的相变材料，所述化学机械抛光过程中，抛光面的光照度低于100勒克斯。本发明的相变存储器相变材料的制作方法通过降低化学机械抛光时抛光面的光照度，有效避免了光致腐蚀现象对相变层的影响，减少了相变层表面凹陷，产品良率也得以提高。
-
公开(公告)号：CN101901841A
公开(公告)日：2010-12-01
申请号：CN200910052270.6
申请日：2009-05-31
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明提供了一MIM电容器及其制造方法，其中，所述电容器包括衬底；第一金属层，其形成于所述衬底之上；介电层，其覆盖所述第一金属层的表面；第二金属层，其形成于所述介电层的表面，其中，所述第一金属层是由多个金属颗粒连续排列而成。所述电容器的制造方法包括：提供一衬底；形成一第一金属层于所述衬底之上，使得所述第一金属层具有多个金属颗粒连续排列而成的结构；形成一介电层于所述第一金属层之上；形成一第二金属层于所述介电层之上。采用本发明提供的电容器及其制造方法，能够有效地提高MIM电容器的电容密度，并且工艺简单便捷，功耗较小。
-
-
-
-
-
-
-
-
-
搜索结果
58 条记录 (耗时 0.076 秒)
