-
公开(公告)号：CN104810371B
公开(公告)日：2018-03-30
申请号：CN201410042210.7
申请日：2014-01-28
IPC分类号： H01L27/11517 , H01L29/423
摘要： 一种半导体存储器件及其制作方法，所述半导体存储器件包括多个双晶体管闪存单元，每个双晶体管闪存单元包括：半导体衬底；位于半导体衬底上分立的存储晶体管栅极堆叠结构和选择晶体管栅极堆叠结构；位于相邻的选择晶体管栅极堆叠结构之间的半导体衬底中的第一掺杂区；位于相邻的存储晶体管栅极堆叠结构之间的半导体衬底中的第二掺杂区；位于存储晶体管栅极堆叠结构上的第一金属插塞；位于选择晶体管栅极堆叠结构上的第二金属插塞；依次位于第一掺杂区上的第一导电层和第三金属插塞；依次位于第二掺杂区上的第二导电层和第四金属插塞。本发明可降低金属插塞的制作难度，简化源极下方对应的有源区的结构设计，利于器件的小型化以及工艺的简单化。
-
公开(公告)号：CN107026192A
公开(公告)日：2017-08-08
申请号：CN201610073065.8
申请日：2016-02-02
IPC分类号： H01L29/06 , H01L29/423 , H01L21/336 , H01L21/265
摘要： 本发明公开了半导体装置的制造方法，涉及半导体领域。该方法包括：提供衬底结构，该衬底结构包括用于器件的一个或多个结构，所述一个或多个结构每一个包括位于衬底中的被沟槽分隔的有源区、位于有源区上的绝缘层、以及位于绝缘层上的硬掩模层，所述一个或多个结构包括用于第一类型器件的第一结构；对第一结构执行第一离子注入；对硬掩模层和绝缘层进行后缩处理，形成后缩的硬掩模层和后缩的绝缘层，从而暴露有源区的边缘角部；对边缘角部进行圆角处理。本发明的制造方法可以使得有源区的边缘角部被圆角处理的更圆滑，减小边缘角部的电场集中效应，从而提高器件的可靠性。
-
公开(公告)号：CN107026192B
公开(公告)日：2020-05-29
申请号：CN201610073065.8
申请日：2016-02-02
IPC分类号： H01L29/06 , H01L29/423 , H01L21/336 , H01L21/265
摘要： 本发明公开了半导体装置的制造方法，涉及半导体领域。该方法包括：提供衬底结构，该衬底结构包括用于器件的一个或多个结构，所述一个或多个结构每一个包括位于衬底中的被沟槽分隔的有源区、位于有源区上的绝缘层、以及位于绝缘层上的硬掩模层，所述一个或多个结构包括用于第一类型器件的第一结构；对第一结构执行第一离子注入；对硬掩模层和绝缘层进行后缩处理，形成后缩的硬掩模层和后缩的绝缘层，从而暴露有源区的边缘角部；对边缘角部进行圆角处理。本发明的制造方法可以使得有源区的边缘角部被圆角处理的更圆滑，减小边缘角部的电场集中效应，从而提高器件的可靠性。
-
公开(公告)号：CN104810371A
公开(公告)日：2015-07-29
申请号：CN201410042210.7
申请日：2014-01-28
IPC分类号： H01L27/115 , H01L21/8247 , H01L29/423
摘要： 一种半导体存储器件及其制作方法，所述半导体存储器件包括多个双晶体管闪存单元，每个双晶体管闪存单元包括：半导体衬底；位于半导体衬底上分立的存储晶体管栅极堆叠结构和选择晶体管栅极堆叠结构；位于相邻的选择晶体管栅极堆叠结构之间的半导体衬底中的第一掺杂区；位于相邻的存储晶体管栅极堆叠结构之间的半导体衬底中的第二掺杂区；位于存储晶体管栅极堆叠结构上的第一金属插塞；位于选择晶体管栅极堆叠结构上的第二金属插塞；依次位于第一掺杂区上的第一导电层和第三金属插塞；依次位于第二掺杂区上的第二导电层和第四金属插塞。本发明可降低金属插塞的制作难度，简化源极下方对应的有源区的结构设计，利于器件的小型化以及工艺的简单化。
-
公开(公告)号：CN103915388B
公开(公告)日：2016-05-25
申请号：CN201310007119.7
申请日：2013-01-08
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8246
摘要： 一种半导体结构的形成方法，包括：所述离子注入所进行的半导体衬底上具有突出的栅极结构，且在所述半导体衬底上形成有多晶硅层；所述离子注入的方法包括：对所述多晶硅层进行离子注入；进行预退火工艺，使得所述注入的离子聚集在所述多晶硅层与半导体衬底的分界面上的多晶硅层中；进行退火工艺，使得聚集在所述分界面上的离子扩散到所述半导体衬底中；所述预退火工艺的温度小于所述退火工艺的温度。所述预退火，使得注入的离子扩散到多晶硅和半导体衬底的交界面处，使得注入的离子都处于同一平面上，然后再进行温度较高的退火，使得注入的离子扩散到半导体衬底中，且保证离子扩散的均匀性，形成边界齐平的掺杂区。
-
公开(公告)号：CN104517851A
公开(公告)日：2015-04-15
申请号：CN201310464318.0
申请日：2013-09-30
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/336
CPC分类号： H01L29/66477 , H01L29/78
摘要： 一种PMOS器件的制作方法，包括提供衬底；在衬底中形成隔离结构、在衬底上方形成栅极和侧墙，并在所述衬底中形成源区以及漏区；在所述源区、漏区以及所述侧墙的表面形成硅层；使所述硅层转化为硅化物接触层；在所述硅化物接触层上形成导电插塞。本发明还提供一种PMOS器件，包括衬底；形成于所述衬底中的隔离结构、源区以及漏区；位于源区以及漏区之间衬底上的栅极以及侧墙；形成于所述源区、漏区和侧墙表面的硅化物接触层；形成于所述硅化物接触层上的导电插塞。本发明的有益效果在于，即使导电插塞位置偏离，也不会发生所述导电插塞与所述源区或者漏区断开的情况，源区、漏区的尺寸能够做得比较小，使得PMOS器件的性能得到提升。
-
公开(公告)号：CN103730468A
公开(公告)日：2014-04-16
申请号：CN201210393117.1
申请日：2012-10-16
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/11 , H01L23/522 , H01L21/8244
CPC分类号： H01L27/1104 , H01L21/823475 , H01L23/528 , H01L23/5283 , H01L23/53209 , H01L23/53271 , H01L27/0207 , H01L27/088 , H01L27/092 , H01L27/11
摘要： 一种半导体结构及其形成方法、SRAM存储单元、SRAM存储器。半导体结构，包括：形成于半导体衬底上的至少两个相邻晶体管；两个相邻晶体管的栅极、位于两个相邻晶体管栅极之间的掺杂区围成一开口；覆盖于开口底部和侧壁上的导电层。另一种半导体结构，包括：形成于半导体衬底上的第一晶体管和第二晶体管；第一晶体管的栅极中绝缘层仅覆盖栅电极层远离第二晶体管掺杂区的一部分；绝缘层、绝缘层露出的第一晶体管的栅电极层、第二晶体管掺杂区、第二晶体管的栅极围成一开口；覆盖于开口底部和侧壁上的导电层。本发明还提供所述半导体结构的形成方法、包括所述半导体结构的SRAM存储单元和SRAM存储器。本发明能减小半导体结构面积。
-
公开(公告)号：CN103681280B
公开(公告)日：2016-12-21
申请号：CN201210364952.2
申请日：2012-09-26
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/417 , H01L29/78
摘要： 一种半导体器件及其形成方法，半导体器件的形成方法包括：形成导电的半导体层，覆盖基底、位于基底上的栅极；形成导电的半导体层后，对所述基底进行离子注入，在所述栅极两侧的基底中形成源极和漏极，源极和漏极中的离子浓度相同。导电的半导体层将接触插栓和源极、漏极电连接的位置垫高，相当于拓宽了接触插栓可以容纳的空间，因此，相对于现有技术相邻两栅极之间的距离可以减小，半导体器件的集成度相对于现有技术可以进一步提高。而且，导电的半导体层不会使源极和漏极的离子浓度不一致。
-
公开(公告)号：CN103855023A
公开(公告)日：2014-06-11
申请号：CN201210514558.2
申请日：2012-12-04
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/336 , H01L21/768 , H01L29/78
CPC分类号： H01L29/66568 , H01L21/76897 , H01L29/78
摘要： 本发明提供一种半导体器件的形成方法及半导体器件，其中，MOS晶体管的形成方法包括：提供衬底，在所述衬底内形成隔离结构；在相邻的所述隔离结构之间的衬底上形成栅极；以所述栅极为掩膜，在栅极和隔离结构之间的衬底内进行离子注入，形成源极和漏极；在隔离结构、源极和漏极的表面形成导电层；形成层间介质层，覆盖所述衬底、导电层和栅极表面；在所述层间介质层中形成通孔，所述通孔的位置暴露出导电层；在所述通孔内填充导电材料，形成导电插塞。本发明还提供一种半导体器件。采用本发明的方法可以将MOS晶体管的尺寸进一步减小，并且不影响器件的性能。
-
公开(公告)号：CN103681280A
公开(公告)日：2014-03-26
申请号：CN201210364952.2
申请日：2012-09-26
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/417 , H01L29/78
CPC分类号： H01L29/41725 , H01L29/66477 , H01L29/78
摘要： 一种半导体器件及其形成方法，半导体器件的形成方法包括：形成导电的半导体层，覆盖基底、位于基底上的栅极；形成导电的半导体层后，对所述基底进行离子注入，在所述栅极两侧的基底中形成源极和漏极，源极和漏极中的离子浓度相同。导电的半导体层将接触插栓和源极、漏极电连接的位置垫高，相当于拓宽了接触插栓可以容纳的空间，因此，相对于现有技术相邻两栅极之间的距离可以减小，半导体器件的集成度相对于现有技术可以进一步提高。而且，导电的半导体层不会使源极和漏极的离子浓度不一致。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.044 秒)
