-
公开(公告)号:CN118210175A
公开(公告)日:2024-06-18
申请号:CN202211627276.3
申请日:2022-12-16
申请人: 京东方科技集团股份有限公司
IPC分类号: G02F1/1362 , G09G3/36 , H01L27/12 , H01L21/77
摘要: 本申请提供了一种阵列基板、扫描驱动方法、制备方法及显示装置。阵列基板包括显示区,显示区设置有多行多列的子像素阵列;子像素阵列中,第n行子像素与第一栅线连接,第n+1行子像素与第二栅线连接,第一栅线与第二栅线连接;子像素阵列的同一列中,第n行子像素和第n+1行子像素各与一条数据线连接。本申请的技术方案可实现双行扫描,减少数据扫描时间,增加液晶偏转时间,进而显示效果。
-
公开(公告)号:CN113257837B
公开(公告)日:2024-06-18
申请号:CN202110511725.7
申请日:2021-05-11
申请人: 京东方科技集团股份有限公司
摘要: 本申请涉及显示技术领域,具体而言,公开了一种柔性显示基板、显示装置及制备方法,该柔性显示基板包括依次设置的金属层、第一栅极绝缘层和第二栅极绝缘层,金属层图形化形成金属引线,第一栅极绝缘层图形化形成第一栅极,第二栅极绝缘层图形化形成第二栅极,金属引线包括第一栅极覆盖的第一部分、第二栅极覆盖的第二部分以及第三部分,第三部分通过透明电极形成。本发明提供了一种通过将未被第一栅极和第二栅极覆盖的金属引线以及设计时未能被遮挡的金属引线通过透明电极来形成,由于透明电极的设置可以提高透光面积,进而增加像素的开口率。同时还不会影响金属层对基底电荷的屏蔽效果,保障器件特性。
-
公开(公告)号:CN113345924B
公开(公告)日:2024-06-11
申请号:CN202110620847.X
申请日:2021-06-03
申请人: 京东方科技集团股份有限公司
IPC分类号: H01L27/12 , H01L21/77 , H10K59/121
摘要: 本发明实施例公开了一种显示面板及其制作方法和显示装置,涉及显示技术领域,为了在简化显示面板制造工艺的同时,保证氧化物薄膜晶体管的性能。该显示面板,包括基底;位于基底一侧的像素电路结构层,像素电路结构层包括第一晶体管和第二晶体管,第二晶体管包括第二有源层和与第二有源层电连接的至少一个刻蚀阻挡结构;第二有源层的材料包含氧化物,且第二有源层与第一有源层不同层设置。本发明提供的显示面板,通过在第二有源层的两端设置刻蚀阻挡结构,从而阻挡氟化氢对氧化物薄膜晶体管的有源层的刻蚀损伤,因此可以保证金属氧化物薄膜晶体管的特性。
-
公开(公告)号:CN118103768A
公开(公告)日:2024-05-28
申请号:CN202280003301.2
申请日:2022-09-26
申请人: 京东方科技集团股份有限公司
IPC分类号: G02F1/1362 , H01L27/12
摘要: 本申请公开了一种阵列基板及其制造方法、显示面板,属于显示技术领域。阵列基板包括:衬底,以及位于衬底上的第一晶体管、第二晶体管、数据线和像素电极。由于阵列基板内的数据线位于第一晶体管的第一有源层靠近衬底的一侧,阵列基板内的第一晶体管的第一栅极位于第一有源层背离衬底的一侧,且阵列基板内的像素电极位于的第一晶体管的第一栅极背离衬底的一侧。因此,可以保证在垂直于衬底的方向上,数据线与像素电极之间的垂直距离较大,以保证数据线与像素电极之间产生的寄生电容较小,使得这个寄生电容会对数据线上加载的数据信号进行干扰的概率较低,进而使得数据线上的加载的数据信号能够正常传输到像素电极,有效的降低了阵列基板的功耗。
-
公开(公告)号:CN117832287A
公开(公告)日:2024-04-05
申请号:CN202410009954.2
申请日:2024-01-02
申请人: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
IPC分类号: H01L29/786 , H10K59/13 , H10K71/00
摘要: 本公开提供一种薄膜晶体管、显示基板及其制备方法、显示装置,薄膜晶体管包括衬底,第一金属层位于衬底一侧,第一金属层包括栅极,第一绝缘层位于第一金属层背离衬底一侧,有源层位于第一绝缘层背离衬底一侧,有源层包括第一半导体子层和第二半导体子层,第二半导体子层位于第一半导体子层背离衬底一侧,第一半导体子层材料载流子迁移率大于第二半导体子层材料载流子迁移率,有源层包括沟道及位于沟道两侧的第一区域和第二区域,第二金属层位于有源层背离衬底一侧,第二金属层包括第一极和第二极,第一极和第二极分别与第一区域和第二区域耦接。本公开实施例可以有效避免对第一半导体子层的刻蚀损伤,提升器件性能。
-
公开(公告)号:CN112543997B
公开(公告)日:2024-03-19
申请号:CN201980001110.0
申请日:2019-07-22
申请人: 京东方科技集团股份有限公司
摘要: 本公开提供一种阵列基板及其制造方法,该阵列基板的制造方法,包括:提供衬底基板;在衬底基板的第一表面形成第一有源层,第二有源层;在所述第二有源层的远离所述衬底基板的一侧形成第二栅极;在所述第二栅极的远离所述衬底基板的一侧形成第一绝缘层,所述第一绝缘层还覆盖所述第一有源层;对所述第一绝缘层图案化以在所述第二栅极的两侧形成第一通孔以暴露所述第二有源层;在所述第一通孔中以及所述第一绝缘层的远离所述衬底基板的表面上沉积第一金属层;对所述第一金属层图案化,去除所述第一金属层位于所述第一有源层上方的至少一部分,以暴露所述第一绝缘层;利用图案化的第一金属层作为掩膜刻蚀所述第一绝缘层,在所述第一有源层上方形成第二通孔以暴露所述第一有源层;对露出的第一有源层进行清洗。
-
公开(公告)号:CN113130327B
公开(公告)日:2024-03-15
申请号:CN202110417709.1
申请日:2021-04-19
申请人: 京东方科技集团股份有限公司
IPC分类号: H01L21/34 , H01L27/12 , H01L29/786 , H01L21/77 , G02F1/1362
摘要: 本申请公开了一种氧化物薄膜晶体管、阵列基板、制备方法及显示面板,涉及显示技术领域。该制备方法在依次形成第一绝缘层,第二绝缘层以及金属氧化物结构之后,可以对第一绝缘层进行加热,以使得第一绝缘层中的氢元素扩散至与该第一绝缘层接触的金属氧化物结构中的第一结构和第三结构中,以实现对该第一结构和第三结构的导体化,从而得到金属氧化物图案。本申请提供的制备方法无需设置导体化掩膜板以实现第一结构和第三结构的导体化,所需的掩膜板的数量较少,制备成本较低。
-
公开(公告)号:CN117642865A
公开(公告)日:2024-03-01
申请号:CN202280002073.7
申请日:2022-06-30
申请人: 京东方科技集团股份有限公司
IPC分类号: H01L27/12
摘要: 一种薄膜晶体管、移位寄存器单元、栅极驱动电路和显示面板,薄膜晶体管中,每个源极单元包括M个源极分支,源极分支和漏极分支均沿第一方向延伸且在与第一方向相交的第二方向上间隔排列;一个源极单元与对应的一个漏极单元构成一个源漏单元,薄膜晶体管包括P个源漏单元,每个源漏单元内M个源极分支与N个漏极分支交替设置,M大于等于N;半导体层与M个源极分支和N个漏极分支电连接,半导体层包括位于相邻的漏极分支和源极分支之间的多个子沟道区;P个源漏单元的多个子沟道区在第一方向上的宽度的总和为W,P个源漏单元的多个子沟道区在与第一方向垂直的方向上的平均长度为L;12≤W/L≤400,P、M和N均为大于等于1的整数,P×N≥4。
-
公开(公告)号:CN117561475A
公开(公告)日:2024-02-13
申请号:CN202280000672.5
申请日:2022-03-31
申请人: 京东方科技集团股份有限公司
IPC分类号: G02F1/1368
摘要: 一种显示基板及其制作方法、显示面板显示基板包括:第一半导体层(25),设置在衬底基板(21)上,第一薄膜晶体管(T1)的有源层位于第一半导体层(25),且第一薄膜晶体管(T1)的有源层至少包括沟道区(GD)和漏极接触区;层间绝缘层(22),设置在第一半导体层(25)背离衬底基板(21)的一侧;第一导电层,设置在层间绝缘层(22)背离第一半导体层(25)的一侧,像素电极(26)位于第一导电层,且在像素单元中像素电极(26)通过贯穿层间绝缘层(22)的过孔与第一薄膜晶体管(T1)有源层的漏极接触区直接电连接。
-
公开(公告)号:CN117337084A
公开(公告)日:2024-01-02
申请号:CN202311268315.X
申请日:2023-09-27
申请人: 京东方科技集团股份有限公司
IPC分类号: H10K59/121 , H10K59/122 , H10K59/12 , H10K71/00
摘要: 本申请提供一种显示基板及其制备方法、显示装置,所述显示基板,包括:衬底基板以及设置在所述衬底基板上的阵列排布的多个像素单元;所述像素单元包括开口区域以及设置在所述像素单元的出光方向上的存储电容,所述存储电容在所述衬底基板上的正投影与所述开口区域在所述衬底基板上的正投影至少部分重叠;其中,所述存储电容包括第一电极和第二电极,所述第一电极和所述第二电极的至少其一包括多个通孔,至少部分所述多个通孔在所述衬底基板上的正投影位于所述开口区域在所述衬底基板上的正投影之中。这样,存储电容的第一电极和第二电极的至少其一包括多个通孔,可以减少存储电容的遮光率,从而提升显示器的开口率,使显示效率更好。
-
-
-
-
-
-
-
-
-