-
公开(公告)号：CN118113593A
公开(公告)日：2024-05-31
申请号：CN202311435710.2
申请日：2023-10-31
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
摘要： 一种针对FPGA的ATE测试向量快速迁移方法，包括：(1)根据测试需求，修改Vivado工程源文件，每个工程形成一个文件夹，多个工程形成源文件集；(2)利用FPGA批量仿真工具将步骤(1)的源文件集批量并行运行，生成Vivado工程并进行综合、实现，生成FPGA配置文件，生成仿真相关脚本文件；(3)批量并行运行步骤(2)中的仿真相关脚本文件，生成仿真波形文件。本发明方法通过简洁的人机交互界面，批量并行生成FPGA配置文件，脚本化进行Vivado与ModelSim联合仿真，批量并行生成仿真波形文件，自动化迁移FPGA测试向量，克服了通过IDE或手工输入脚本进行仿真耗时、不友好的缺点，提高了FPGA的ATE测试向量开发效率。
-
公开(公告)号：CN112953534B
公开(公告)日：2023-08-29
申请号：CN202110065921.6
申请日：2021-01-18
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03M1/08
摘要： 本发明一种基于系统级封装的耐辐射混合信号FPGA，由可编程逻辑单元、高速并行模数转换单元、低速串行模数转换单元、数模转换单元和刷新单元组成。采用系统级封装技术，集成上述五颗耐辐射裸芯，实现通用FPGA逻辑、模数转换、数模转换、高速度、并行数据处理、实时刷新等功能。本发明所述的耐辐射混合信号FPGA，具有集成度高、体积小、可靠性高、通用性强等优点，为宇航用陀螺等电子产品混合信号采集、数据处理提供了解决方案。
-
公开(公告)号：CN112953534A
公开(公告)日：2021-06-11
申请号：CN202110065921.6
申请日：2021-01-18
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03M1/08
摘要： 本发明一种基于系统级封装的耐辐射混合信号FPGA，由可编程逻辑单元、高速并行模数转换单元、低速串行模数转换单元、数模转换单元和刷新单元组成。采用系统级封装技术，集成上述五颗耐辐射裸芯，实现通用FPGA逻辑、模数转换、数模转换、高速度、并行数据处理、实时刷新等功能。本发明所述的耐辐射混合信号FPGA，具有集成度高、体积小、可靠性高、通用性强等优点，为宇航用陀螺等电子产品混合信号采集、数据处理提供了解决方案。
-
公开(公告)号：CN116609637A
公开(公告)日：2023-08-18
申请号：CN202310476572.6
申请日：2023-04-27
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种针对微系统内FPGA及FLASH单元的测试方法，采用由PXI测试仪、多个通用IO测试板卡以及测试夹；PXI测试仪对测试向量进行编码，控制通用IO板卡提供测试通道，测试夹具保障测试对象的电气连接。测试系统具备针对测试对象的自动化测试能力，主要包含以SELECTMAP模式对FPGA编程的能力；以测试向量的形式提供FPGA、FLASH的测试激励的能力；采集并判断FPGA、FLASH测试响应的能力。此外，在FLASH测试过程中，可以使用专用测试适配板进行多路并行测试，有效减少FLASH测试时间，提高测试效率。
-
公开(公告)号：CN114966366A
公开(公告)日：2022-08-30
申请号：CN202210472219.6
申请日：2022-04-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/28
摘要： 一种针对信息处理微系统总线接口的测试系统及测试方法，基于信息处理微系统内部大容量逻辑存储单元、可编程单元、高性能运算单元构建总线接口测试配合电路，搭建具备电源供给、时序同步能力的总线接口测试设备，开发具备测试开发、测试运行、数据分析和辅助管理功能的测试主控单元，该测试主控单元与微系统主控单元配合进行测试，通过运行微系统端测试程序与测试设备端测试程序，用测试夹具将测试设备与信息处理微系统上待测总线接口连接起来，实现信息处理微系统总线接口通信功能测试。本发明有效提高了信息处理微系统总线接口功能测试效率，可用于信息处理微系统大批量生产测试，降低生产成本，可以广泛应用于各类型微系统的总线接口功能测试。
-
公开(公告)号：CN112630631A
公开(公告)日：2021-04-09
申请号：CN202011529550.4
申请日：2020-12-22
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/317 , G01R31/28 , H04L12/26
摘要： 本发明提供了一种针对数字信号处理微系统的1553B通信测试方法，发送测试过程中，利用微系统内嵌FPGA单元生成测试数据，配合1553B板卡及上位机实现微系统的1553B数据发送，上位机接到数据后，将数据通过串口发送至微系统DSP单元，DSP单元通过微系统内数据总线将测试数据发送至FPGA，FPGA对测试数据进行比对，并进行测试结果判定；在接收测试过程中，利用微系统内嵌FPGA单元生成通信测试数据，并通过数据总线发送给DSP单元，DSP单元通过串口将测试数据上传至上位机，由上位机控制1553B板卡，将测试数据发送至微系统1553B接口，并利用微系统内嵌FPGA单元搭建自测试电路，完成1553B测试数据的采集与校对，最终输出测试结果。
-
公开(公告)号：CN112630631B
公开(公告)日：2023-04-18
申请号：CN202011529550.4
申请日：2020-12-22
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/317 , G01R31/28 , H04L43/0811 , H04L43/00
摘要： 本发明提供了一种针对数字信号处理微系统的1553B通信测试方法，发送测试过程中，利用微系统内嵌FPGA单元生成测试数据，配合1553B板卡及上位机实现微系统的1553B数据发送，上位机接到数据后，将数据通过串口发送至微系统DSP单元，DSP单元通过微系统内数据总线将测试数据发送至FPGA，FPGA对测试数据进行比对，并进行测试结果判定；在接收测试过程中，利用微系统内嵌FPGA单元生成通信测试数据，并通过数据总线发送给DSP单元，DSP单元通过串口将测试数据上传至上位机，由上位机控制1553B板卡，将测试数据发送至微系统1553B接口，并利用微系统内嵌FPGA单元搭建自测试电路，完成1553B测试数据的采集与校对，最终输出测试结果。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.054 秒)
