-
公开(公告)号:CN116208273A
公开(公告)日:2023-06-02
申请号:CN202211059086.6
申请日:2022-08-31
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H04B17/364
摘要: 本发明公开了一种模数混合的射频接收器群时延测试平台及方法,包括第一、第二矢量信号源、第一、第二功分器、激励信号发生器、合路器、模数混合的射频接收器、数字转接板、逻辑分析仪;第一矢量信号源同时提供给第二矢量信号源及模数混合的射频接收器参考时钟,第二矢量信号源产生OFDM调制信号,激励信号通过第二功分器一端发送给逻辑分析仪,触发逻辑分析仪准备接受测试信号,激励信号通过第二功分器另一端发送到第二矢量信号源,与OFDM调制信号经合路器叠加输入到射频接收器,通过数字转接板接入到逻辑分析仪。逻辑分析仪再次接收到激励信号后,解调测试信号的I/Q数据信息,并解算群时延结果。本发明解决了模数混合的射频接收器精确测量群时延问题。
-
公开(公告)号:CN114421990B
公开(公告)日:2024-07-12
申请号:CN202111642702.6
申请日:2021-12-29
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H04B1/40
摘要: 本发明提出了一种正交解调器芯片,其基本功能为实现信号频率的转换。其输入信号为射频信号,输出信号为基带信号,通过外加本振信号,实现对信号的下变频处理。正交信号发生器采用SCL分频器将输入的差分本振信号分频,并生成四路同频互为90°相位差的本振信号,该信号经过放大及缓冲送入混频器;混频器将输入的射频信号转换为电流信号,与本振信号进行混频,在阻性负载内相加并馈入后级输出缓冲器;输出缓冲器将混频后的IQ正交信号输出,并通过片内电阻实现固定阻抗,实现宽带阻抗匹配;上述三个部分均通过偏置模块提供直流偏置。输入射频信号差分形式;本振信号为差分形式或单端形式;输出基带信号为IQ正交信号,频率为本振与射频信号频率的差。
-
公开(公告)号:CN114759923A
公开(公告)日:2022-07-15
申请号:CN202210316273.1
申请日:2022-03-28
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H03M1/12
摘要: 一种量程可调的高精度模数转换器,属于模拟集成电路设计领域,包括可配置电平转换单元、电压跟随器、模数转换器和可配置寄存器。其中,可配置电平转换单元可对待检测的电压信号进行预处理,根据配置调整待检测的输入电压,电压跟随器能够增强信号的驱动能力,使进入模数转换器的电压信号更稳定。本发明具有可提高模数转换器的灵活性,扩展输入信号范围,提升模数转换器精度等诸多优点。
-
公开(公告)号:CN111010184A
公开(公告)日:2020-04-14
申请号:CN201911204329.9
申请日:2019-11-29
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H03M1/46
摘要: 本发明提出了一种高阶多位连续时间ΣΔ调制器及其改善DAC失配的方法,该方法与调制器的量化器、反馈DAC相配合,可在一定程度上降低运算的复杂性,节约电路面积和功耗。该调制器包括数级积分器、量化器、DEM模块、译码单元、数个反馈DAC。其中与改善DAC失配有关的电路模块为量化器、DEM模块、反馈DAC。该方法使用高速高精度比较器输出温度计码,将温度计码通过DEM模块置乱,输出结果经锁存器锁存输出至电流舵型反馈DAC中,如此可在相同比较结果下选择不同的DAC导通单元,从而实现对DAC非线性失真的改善。
-
公开(公告)号:CN108768393A
公开(公告)日:2018-11-06
申请号:CN201711373561.6
申请日:2017-12-19
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
CPC分类号: H03L7/181 , H03L7/0805
摘要: 本发明提供了一种用于PLL频率综合器的周跳抑制电路,包括周跳检测器、频率选择器、周跳计数控制器、译码器。周跳检测器检测参考信号Fref和反馈信号Fdiv之间的相位差,当相位差超出鉴频鉴相器PFD鉴相范围时,周跳检测器产生超前检测脉冲信号U_CS或滞后检测脉冲信号D_CS,输出至频率选择器和周跳计数控制器;频率选择器选择超前检测脉冲信号U_CS或者滞后检测脉冲信号D_CS作为周跳脉冲信号Fs输出至周跳计数控制器,周跳计数控制器对周跳脉冲进行累加或累减,得到译码器控制字,控制PLL频率综合器电荷泵电流打开或关断,从而加快PLL频率综合器锁定。
-
公开(公告)号:CN111010184B
公开(公告)日:2023-06-09
申请号:CN201911204329.9
申请日:2019-11-29
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H03M1/46
摘要: 本发明提出了一种高阶多位连续时间ΣΔ调制器及其改善DAC失配的方法,该方法与调制器的量化器、反馈DAC相配合,可在一定程度上降低运算的复杂性,节约电路面积和功耗。该调制器包括数级积分器、量化器、DEM模块、译码单元、数个反馈DAC。其中与改善DAC失配有关的电路模块为量化器、DEM模块、反馈DAC。该方法使用高速高精度比较器输出温度计码,将温度计码通过DEM模块置乱,输出结果经锁存器锁存输出至电流舵型反馈DAC中,如此可在相同比较结果下选择不同的DAC导通单元,从而实现对DAC非线性失真的改善。
-
公开(公告)号:CN114421990A
公开(公告)日:2022-04-29
申请号:CN202111642702.6
申请日:2021-12-29
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H04B1/40
摘要: 本发明提出了一种正交解调器芯片,其基本功能为实现信号频率的转换。其输入信号为射频信号,输出信号为基带信号,通过外加本振信号,实现对信号的下变频处理。正交信号发生器采用SCL分频器将输入的差分本振信号分频,并生成四路同频互为90°相位差的本振信号,该信号经过放大及缓冲送入混频器;混频器将输入的射频信号转换为电流信号,与本振信号进行混频,在阻性负载内相加并馈入后级输出缓冲器;输出缓冲器将混频后的IQ正交信号输出,并通过片内电阻实现固定阻抗,实现宽带阻抗匹配;上述三个部分均通过偏置模块提供直流偏置。输入射频信号差分形式;本振信号为差分形式或单端形式;输出基带信号为IQ正交信号,频率为本振与射频信号频率的差。
-
公开(公告)号:CN108768393B
公开(公告)日:2021-11-09
申请号:CN201711373561.6
申请日:2017-12-19
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要: 本发明提供了一种用于PLL频率综合器的周跳抑制电路,包括周跳检测器、频率选择器、周跳计数控制器、译码器。周跳检测器检测参考信号Fref和反馈信号Fdiv之间的相位差,当相位差超出鉴频鉴相器PFD鉴相范围时,周跳检测器产生超前检测脉冲信号U_CS或滞后检测脉冲信号D_CS,输出至频率选择器和周跳计数控制器;频率选择器选择超前检测脉冲信号U_CS或者滞后检测脉冲信号D_CS作为周跳脉冲信号Fs输出至周跳计数控制器,周跳计数控制器对周跳脉冲进行累加或累减,得到译码器控制字,控制PLL频率综合器电荷泵电流打开或关断,从而加快PLL频率综合器锁定。
-
公开(公告)号:CN106788511A
公开(公告)日:2017-05-31
申请号:CN201611258739.8
申请日:2016-12-30
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H04B1/16
CPC分类号: H04B1/16
摘要: 本发明为一种宽带射频接收机,属于无线通信电子技术领域。该宽带射频接收机包括射频前端模块,模拟基带模块和数字基带模块,采用正交下变频的零中频接收机结构,射频输入信号依次经过低噪声放大器、无源混频器、跨阻放大器、低通滤波器、增益可变放大器、模数转换器、抽取滤波器、有限冲激响应(FIR)滤波器,通过切换低噪声放大器组、配置本振频率、采样时钟、滤波器带宽等,能处理50MHz‑6.3GHz内的多种射频输入信号;无需外置带通滤波器,减小了系统的复杂性并提高了集成度;拓宽了工作频带,增加了系统的灵活性和可靠性;并且通过峰值检测电路和功率检测电路的双环自动增益控制,提高了动态范围。本发明可以设计成IP核单片集成,也可以片外级联。
-
公开(公告)号:CN117879628A
公开(公告)日:2024-04-12
申请号:CN202311557759.5
申请日:2024-03-18
申请人: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号: H04B1/16
摘要: 本发明属于射频接收机系统领域,具体涉及了一种自适应工作模式的宽带解调器,旨在解决现有技术中的宽带解调器直流偏置工作点的稳定性难以保证,无法同步实现高性能和高稳定性的问题。本发明包括:所述低噪声跨导放大器用于获取差分输入信号,并获得差分电流输出信号;所述双平衡无源混频器用于基于所述差分电流输出信号和共模反馈信号,生成变频信号;所述跨阻放大器用于将所述变频信号转换为输出电压;所述自适应偏置跟随器用于根据双平衡无源混频器的工作状态生成共模反馈信号。本发明采用基于低噪声跨导放大器,电流混频器和跨阻放大器的电流模解调器架构,减少了多余的跨导转换步骤,提升了解调器的线性度性能。
-
-
-
-
-
-
-
-
-