公开(公告)号：CN114421990B

公开(公告)日：2024-07-12

申请号：CN202111642702.6

申请日：2021-12-29

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 王盟皓 ,  陈雷 ,  张秋艳 ,  陈蕊 ,  单连志 ,  张乃康 ,  张超轩 ,  侯训平 ,  马志远 ,  佟颖 ,  陈雄飞 ,  魏慧婷 ,  王利凡 ,  刘德鹏 ,  文武

IPC分类号： H04B1/40

摘要： 本发明提出了一种正交解调器芯片，其基本功能为实现信号频率的转换。其输入信号为射频信号，输出信号为基带信号，通过外加本振信号，实现对信号的下变频处理。正交信号发生器采用SCL分频器将输入的差分本振信号分频，并生成四路同频互为90°相位差的本振信号，该信号经过放大及缓冲送入混频器；混频器将输入的射频信号转换为电流信号，与本振信号进行混频，在阻性负载内相加并馈入后级输出缓冲器；输出缓冲器将混频后的IQ正交信号输出，并通过片内电阻实现固定阻抗，实现宽带阻抗匹配；上述三个部分均通过偏置模块提供直流偏置。输入射频信号差分形式；本振信号为差分形式或单端形式；输出基带信号为IQ正交信号，频率为本振与射频信号频率的差。

公开(公告)号：CN112650139A

公开(公告)日：2021-04-13

申请号：CN202011459833.6

申请日：2020-12-11

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 郭琨 ,  陈雷 ,  李学武 ,  孙华波 ,  倪劼 ,  王文锋 ,  孙健爽 ,  刘亚泽 ,  赫彩 ,  甄淑琦 ,  张玉 ,  方鑫 ,  单连志

IPC分类号： G05B19/05

摘要： 一种面向DDR3存储协议的时钟控制器及控制方法，摒弃传统的时钟控制电路，采用负反馈结构减少时钟受工艺、温度、噪声引起的影响，结构包括数字延时锁相环、镜像对称延时链、格雷码相位选择器、格雷码相位插值器实现对时钟的精准控制、较低的相位误差和较少的锁定时间。本发明面向DDR3存储协议的时钟控制器可以实现DDR3时钟的64级TAP的精准延时，保证采样时钟延迟数据有效窗口的中心位置，提高高频时钟采样的稳定性和可靠性，时钟最高频率最高可达到800MHz。

公开(公告)号：CN115388871A

公开(公告)日：2022-11-25

申请号：CN202210868472.3

申请日：2022-07-22

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 佟晓娜 ,  陈雷 ,  张龙 ,  赵磊 ,  翁勋维 ,  王仕祯 ,  张静 ,  单连志

IPC分类号： G01C19/56 ,  H03L7/093 ,  H03L7/18 ,  H03M1/66

摘要： 本发明公开了一种MEMS陀螺仪驱动模态控制电路，电路包含了自激启动环路和驱动环路两大部分。其中自激启动环路包括CV转换电路、选频滤波器、移相电路、低通滤波器、驱动电路。驱动环路包括CV转换电路、ADC、数字滤波器、AGC幅度控制电路、PLL相位控制电路、DAC、环路滤波器、驱动电路。本发明采用自激振荡驱动方式与锁相环驱动方式相结合的驱动模态控制技术，既利用了自激振荡驱动方式起振速度快的优点，又避免了锁相环驱动方式需要预先设定初始频率的不足。同时还采用自适应调整与寄存器调整相结合的调整模式，针对不同陀螺表头谐振频率存在差异性的问题，快速对各个关键参数进行配置，从而使驱动环路快速跟踪陀螺表头的谐振频率，实现稳频稳幅振荡。

公开(公告)号：CN114421990A

公开(公告)日：2022-04-29

申请号：CN202111642702.6

申请日：2021-12-29

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 王盟皓 ,  陈雷 ,  张秋艳 ,  陈蕊 ,  单连志 ,  张乃康 ,  张超轩 ,  侯训平 ,  马志远 ,  佟颖 ,  陈雄飞 ,  魏慧婷 ,  王利凡 ,  刘德鹏 ,  文武

IPC分类号： H04B1/40

摘要： 本发明提出了一种正交解调器芯片，其基本功能为实现信号频率的转换。其输入信号为射频信号，输出信号为基带信号，通过外加本振信号，实现对信号的下变频处理。正交信号发生器采用SCL分频器将输入的差分本振信号分频，并生成四路同频互为90°相位差的本振信号，该信号经过放大及缓冲送入混频器；混频器将输入的射频信号转换为电流信号，与本振信号进行混频，在阻性负载内相加并馈入后级输出缓冲器；输出缓冲器将混频后的IQ正交信号输出，并通过片内电阻实现固定阻抗，实现宽带阻抗匹配；上述三个部分均通过偏置模块提供直流偏置。输入射频信号差分形式；本振信号为差分形式或单端形式；输出基带信号为IQ正交信号，频率为本振与射频信号频率的差。

公开(公告)号：CN115267515A

公开(公告)日：2022-11-01

申请号：CN202210424535.6

申请日：2022-04-21

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 张丁 ,  陈雷 ,  周亮 ,  张彦龙 ,  李学武 ,  孙华波 ,  张帆 ,  吴英哲 ,  李明哲 ,  马筱婧 ,  单连志

IPC分类号： G01R31/317 ,  G01R31/3181 ,  G01R31/3185 ,  G06F8/61

摘要： 本发明涉及一种可编程集成电路自动化测试系统及方法，系统包括上位机、通信模块、主控FPGA以及待测FPGA模块；上位机向主控FPGA发送待测的码流，并控制其对待测FPGA模块的码流烧写。在烧写阶段，上位机将码流发送至主控FPGA，主控FPGA再将码流发送回上位机进行校验，校验通过后上位机向主控FPGA发送烧写指令，控制主控FPGA向待测FPGA烧写码流；在测试阶段，主控FPGA根据上位机的指令向待测FPGA发送激励，并采集待测FPGA的响应，根据响应生成指令反馈给上位机；在循环遍历阶段，上位机通过对测试结果的判断，对测试流程进行控制，能够自动化、批量式地完成多个码流的烧写与测试。

公开(公告)号：CN112650139B

公开(公告)日：2022-08-02

申请号：CN202011459833.6

申请日：2020-12-11

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 郭琨 ,  陈雷 ,  李学武 ,  孙华波 ,  倪劼 ,  王文锋 ,  孙健爽 ,  刘亚泽 ,  赫彩 ,  甄淑琦 ,  张玉 ,  方鑫 ,  单连志

IPC分类号： G05B19/05

摘要： 一种面向DDR3存储协议的时钟控制器及控制方法，摒弃传统的时钟控制电路，采用负反馈结构减少时钟受工艺、温度、噪声引起的影响，结构包括数字延时锁相环、镜像对称延时链、格雷码相位选择器、格雷码相位插值器实现对时钟的精准控制、较低的相位误差和较少的锁定时间。本发明面向DDR3存储协议的时钟控制器可以实现DDR3时钟的64级TAP的精准延时，保证采样时钟延迟数据有效窗口的中心位置，提高高频时钟采样的稳定性和可靠性，时钟最高频率最高可达到800MHz。

公开(公告)号：CN113325744A

公开(公告)日：2021-08-31

申请号：CN202110450232.7

申请日：2021-04-25

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 陈雷 ,  郭琨 ,  李学武 ,  孙华波 ,  倪劼 ,  王文锋 ,  孙健爽 ,  刘亚泽 ,  赫彩 ,  甄淑琦 ,  张玉 ,  方鑫 ,  单连志

IPC分类号： G05B19/042

摘要： 一种面向DDR3存储协议的校准控制器，摒弃传统的时钟控制电路，采用负反馈结构减少时钟受工艺、温度、噪声引起的影响，结构包括数字延迟锁相环、镜像多相位延时链、多相位选择器、高精度相位插值器实现对时钟的精准控制、较低的相位误差和较少的锁定时间。本发明面向DDR3存储协议的校准控制器在最高频率800MHz条件下可以实现DDR3时钟的128级TAP的精准延时，最高延迟精度可达到9.77ps，保证采样时钟延迟数据有效窗口的中心位置，提高DDR3高频时钟采样的稳定性和可靠性。