-
公开(公告)号:CN115373907A
公开(公告)日:2022-11-22
申请号:CN202211316659.9
申请日:2022-10-26
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号: G06F11/14 , G06F11/30 , G06F16/178
摘要: 本发明涉及芯片领域,公开一种工控机与数据备份系统。所述工控机包括:查询模块,用于查询所述工控机的存储空间使用率;以及同步模块,用于:在所述工控机的存储空间使用率大于第一阈值且小于或者等于第二阈值的情况下,将所述工控机上的生产数据强制同步至主服务器或网络附属存储器中的一者;或者在所述工控机的存储空间使用率大于所述第二阈值的情况下,将所述工控机上的生产数据强制同步至所述主服务器或所述网络附属存储器中的一者与备用服务器。本发明可通过在工控机上配置查询模块和同步模块来自动查询工控机的存储空间使用率,并在存储空间使用率大于不同阈值时针对生产数据执行不同的强制同步操作,以实现生产数据的自动化上传的目的。
-
公开(公告)号:CN113805044B
公开(公告)日:2022-03-08
申请号:CN202111354981.6
申请日:2021-11-16
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/28
摘要: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片,该方法包括测试芯片的抗ESD能力;添加寄生元件和等效器件至芯片的内部电路,组成新电路,其中,所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感,所述等效器件为芯片封装等效的电阻和/或电感;对所述新电路进行老化测试,以确定所述芯片的老化特性;根据所述芯片的抗ESD能力和所述芯片的老化特性,对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。
-
公开(公告)号:CN113851466A
公开(公告)日:2021-12-28
申请号:CN202111436654.5
申请日:2021-11-29
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
摘要: 本发明涉及半导体器件领域,提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层,还包括设置于所述下极板与所述衬底之间的隔离层;所述隔离层由介电常数在2~3之间的电介质材料形成,所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层,大幅度降低下极板与衬底之间的寄生电容。
-
公开(公告)号:CN113805044A
公开(公告)日:2021-12-17
申请号:CN202111354981.6
申请日:2021-11-16
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/28
摘要: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片,该方法包括测试芯片的抗ESD能力;添加寄生元件和等效器件至芯片的内部电路,组成新电路,其中,所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感,所述等效器件为芯片封装等效的电阻和/或电感;对所述新电路进行老化测试,以确定所述芯片的老化特性;根据所述芯片的抗ESD能力和所述芯片的老化特性,对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。
-
公开(公告)号:CN114441923B
公开(公告)日:2022-06-28
申请号:CN202210367078.1
申请日:2022-04-08
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/26
摘要: 本发明涉及半导体技术领域,公开一种瞬态热阻的模拟系统与方法。所述模拟系统包括:信号生成装置,用于生成一组激励信号,其中该组激励信号中的不同激励信号具有相同的占空比与不同的周期;测量电路,用于将所述不同激励信号分别施加在IGBT模块的等效热阻模型的两端,以测量所述不同激励信号下的所述等效热阻模型的最大瞬态热阻;以及转换装置,用于将所述不同激励信号下的所述等效热阻模型的最大瞬态热阻转换成所述占空比下的IGBT模块的瞬态热阻曲线。由此,本发明可搭建出一套针对IGBT模块的等效热阻仿真电路,通过改变仿真电路中的脉冲方波激励信号来快速获取IGBT模块的瞬态热阻曲线。
-
公开(公告)号:CN113887025A
公开(公告)日:2022-01-04
申请号:CN202111088795.2
申请日:2021-09-16
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G06F30/20 , G06F119/04 , G06F119/06
摘要: 本发明提供一种用于分析芯片老化的模拟仿真方法、装置及系统,属于芯片老化分析领域。所述方法包括:获取芯片上各器件的热网表和第一电网表;根据器件的热网表确定该器件在工作过程中的工作温度;根据器件的第一电网表获取该器件在工作温度下对应的电学参数;根据器件在工作温度下的电学参数,通过模拟仿真得到该器件老化后的性能参数;根据各器件的老化后的性能参数,通过模拟仿真得到所述芯片老化后的性能变化。基于热网表和第一电网表进行仿真得到各个器件在工作温度下老化后的电学参数,然后再根据老化后的电学参数仿真得到芯片老化后的性能参数,在进行芯片老化仿真时充分考虑不同器件各自的温度,使得老化仿真结果更准确。
-
公开(公告)号:CN114441923A
公开(公告)日:2022-05-06
申请号:CN202210367078.1
申请日:2022-04-08
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号: G01R31/26
摘要: 本发明涉及半导体技术领域,公开一种瞬态热阻的模拟系统与方法。所述模拟系统包括:信号生成装置,用于生成一组激励信号,其中该组激励信号中的不同激励信号具有相同的占空比与不同的周期;测量电路,用于将所述不同激励信号分别施加在IGBT模块的等效热阻模型的两端,以测量所述不同激励信号下的所述等效热阻模型的最大瞬态热阻;以及转换装置,用于将所述不同激励信号下的所述等效热阻模型的最大瞬态热阻转换成所述占空比下的IGBT模块的瞬态热阻曲线。由此,本发明可搭建出一套针对IGBT模块的等效热阻仿真电路,通过改变仿真电路中的脉冲方波激励信号来快速获取IGBT模块的瞬态热阻曲线。
-
公开(公告)号:CN113851466B
公开(公告)日:2022-03-22
申请号:CN202111436654.5
申请日:2021-11-29
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
摘要: 本发明涉及半导体器件领域,提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层,还包括设置于所述下极板与所述衬底之间的隔离层;所述隔离层由介电常数在2~3之间的电介质材料形成,所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层,大幅度降低下极板与衬底之间的寄生电容。
-
公开(公告)号:CN114864666B
公开(公告)日:2023-02-24
申请号:CN202210810588.1
申请日:2022-07-11
申请人: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网上海市电力公司 , 国家电网有限公司
IPC分类号: H01L29/06 , H01L29/78 , H01L21/336 , H01L27/088
摘要: 本发明涉及半导体技术领域,公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括:衬底;设于所述衬底上的P型体区与N型漂移区;设于所述N型漂移区上的场氧化层与N型掺杂区;以及设于所述场氧化层与所述N型掺杂区上的栅极,其中,所述N型掺杂区包括所述场氧化层、所述栅极与所述N型漂移区的交界区。本发明中的N型掺杂区可在保证一定的关断状态下的击穿电压(BVoff)下减小NLDMOS器件的导通电阻,同时有效地将电力线密度重新分布以降低交界区的电场峰值,在器件大注入时为漂移区提供额外的净电荷,从而能够使Kirk效应得到有效的抑制,进而提高导通状态下的击穿电压(BVon),即,提高NLDMOS器件的安全工作区和可靠性。
-
公开(公告)号:CN115064446A
公开(公告)日:2022-09-16
申请号:CN202210990168.6
申请日:2022-08-18
申请人: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司
IPC分类号: H01L21/336 , H01L29/06 , H01L29/78
摘要: 本公开涉及功率半导体领域,具体公开了一种超结半导体器件及其制备方法,该制备方法包括:通过深沟槽刻蚀工艺在晶圆的第一预定区域刻蚀得到至少一个Ai深沟槽,在所述Ai深沟槽中填充掺杂浓度为NAi的第一外延层形成第i层第一导电类型的外延柱;通过深沟槽刻蚀工艺在晶圆的第二预定区域刻蚀得到至少一个Di深沟槽,在所述Di深沟槽中填充掺杂浓度为NDi的第二外延层形成第i层第二导电类型的外延柱;循环上述步骤在晶圆中制作超结结构。该技术方案可以解决传统深沟槽单次外延填充产生的空洞问题;主要用于制备超结半导体器件。
-
-
-
-
-
-
-
-
-