-
公开(公告)号：CN113945773A
公开(公告)日：2022-01-18
申请号：CN202110283041.6
申请日：2021-03-16
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司常州供电分公司
IPC分类号： G01R29/12
摘要： 本发明实施例提供一种用于静电测试的监测装置及静电测试系统，属于CDM测试技术领域。所述监测装置包括：采集模块，与用于静电测试的静电泄放弹性针连接，用于在对所述静电泄放弹性针进行测试位置调试的过程中，采集所述静电泄放弹性针与被测试物体的接触压力，并生成对应的压力信号；控制模块，与所述采集模块连接，用于接收所述压力信号，并根据所述压力信号确定所述静电泄放弹性针与所述被测试物体的接触状态，以及生成对应于不同接触状态的不同控制指令；以及告警模块，与所述控制模块连接，用于响应于不同的所述控制指令而进行告警提示。通过该技术方案可以精确定位静电泄放弹性针的测试位置，提高测试的效率性和准确性。
-
公开(公告)号：CN215493850U
公开(公告)日：2022-01-11
申请号：CN202120545645.9
申请日：2021-03-16
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司常州供电分公司
IPC分类号： G01R29/12
摘要： 本实用新型实施例提供一种用于静电测试的监测装置及静电测试系统，属于CDM测试技术领域。所述监测装置包括：采集模块，与用于静电测试的静电泄放弹性针连接，用于在对所述静电泄放弹性针进行测试位置调试的过程中，采集所述静电泄放弹性针与被测试物体的接触压力，并生成对应的压力信号；控制模块，与所述采集模块连接，用于接收所述压力信号，并根据所述压力信号确定所述静电泄放弹性针与所述被测试物体的接触状态，以及生成对应于不同接触状态的不同控制指令；以及告警模块，与所述控制模块连接，用于响应于不同的所述控制指令而进行告警提示。通过该技术方案可以精确定位静电泄放弹性针的测试位置，提高测试的效率性和准确性。
-
公开(公告)号：CN114065674B
公开(公告)日：2022-04-22
申请号：CN202210046994.5
申请日：2022-01-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号：CN114325303A
公开(公告)日：2022-04-12
申请号：CN202111405410.0
申请日：2021-11-24
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G01R31/28
摘要： 本发明提供一种砷化镓芯片开封方法，属于芯片技术领域。该方法包括如下步骤：S1：打磨砷化镓芯片的目标开封区域至粗糙；S2：将混酸液滴在打磨粗糙的目标开封区域，加热砷化镓芯片使其处于目标温度，自所述目标开封区域发生反应产生棕红色水泡起计时，至反应第一预设时间止，清洗砷化镓芯片；S3：重复执行S2，直至肉眼可见砷化镓芯片表面；S4：将反应时间调整为第二预设时间，重复执行S2，直至所述目标开封区域不再发生反应，清洗砷化镓芯片后完成开封，得到暴露出砷化镓芯片表面电路的芯片。对目标开封区域进行打磨能够去除表面的氧化层及脏污，能够限制反应区域，实现局部开封，利用封装体保护砷化镓衬底，阻止酸液与砷化镓反应。
-
公开(公告)号：CN114065674A
公开(公告)日：2022-02-18
申请号：CN202210046994.5
申请日：2022-01-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号：CN113889537B
公开(公告)日：2022-03-04
申请号：CN202111482363.X
申请日：2021-12-07
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC分类号： H01L29/78 , H01L21/336 , H01L21/762
摘要： 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
公开(公告)号：CN113889537A
公开(公告)日：2022-01-04
申请号：CN202111482363.X
申请日：2021-12-07
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC分类号： H01L29/78 , H01L21/336 , H01L21/762
摘要： 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
公开(公告)号：CN112582526A
公开(公告)日：2021-03-30
申请号：CN202011379151.4
申请日：2020-11-30
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明涉及材料领域，公开了制备ZrNiSn块体热电材料的方法和电池。该方法包括：(1)将Zr粉、Ni粉和Sn粉混合，以得到金属混合物；(2)将所述金属混合物装入导电模具中，并对所述导电模具通电，以电流诱发自蔓延反应；(3)进一步对所述导电模具通电，加热所述金属混合物，并加载轴向压力，以得到致密的ZrNiSn块体热电材料。该方法原料来源丰富、价格低廉，并且制备时间超短、工艺简单、能耗低及性能优越，适合规模化生产。
-
公开(公告)号：CN111710627A
公开(公告)日：2020-09-25
申请号：CN202010469555.6
申请日：2020-05-28
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明提供一种芯片封装预处理方法及芯片分析方法，属于集成电路技术领域。所述预处理方法包括：探测不同裸晶在多芯片封装的表面投影区域；保护处于待移除裸晶的表面投影区域之外的多芯片封装；腐蚀所述多芯片封装；剥离所述待移除裸晶，获得裸露的目标裸晶。本发明用于FIB预处理。
-
公开(公告)号：CN111710627B
公开(公告)日：2024-03-01
申请号：CN202010469555.6
申请日：2020-05-28
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明提供一种芯片封装预处理方法及芯片分析方法，属于集成电路技术领域。所述预处理方法包括：探测不同裸晶在多芯片封装的表面投影区域；保护处于待移除裸晶的表面投影区域之外的多芯片封装；腐蚀所述多芯片封装；剥离所述待移除裸晶，获得裸露的目标裸晶。本发明用于FIB预处理。
-
-
-
-
-
-
-
-
-
搜索结果
47 条记录 (耗时 0.112 秒)
