-
公开(公告)号：CN118401011A
公开(公告)日：2024-07-26
申请号：CN202410032913.5
申请日：2024-01-09
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H10B61/00 , H10N50/20 , H10N50/10 , H10N50/01 , H10N52/00 , H10N52/01 , C23C14/34 , C23C14/16 , C23C14/02
摘要： 本发明涉及微电子制造技术领域，尤其是涉及一种SOT‑MRAM存储器单元及其制备方法，包括自下而上依次设置的底电极层、磁隧道结、反铁磁层和顶电极层，所述磁隧道结包括自由层、隧穿层和钉扎层，其中，所述底电极层为W金属层和Ta金属层呈奇数设置的叠层结构。本发明的底电极层为奇数层叠层结构，研究表明，其具有较高的自旋霍尔角和较低的电阻，电流与自旋流之间的转化效率较高，产生的垂直于电流方向的自旋流较高，使得自旋轨道耦合层能够更快地翻转磁性自由层的磁化方向，提高读取速度。因此，在上述各层级结构的相互作用下，本发明的SOT‑MRAM存储器单元隧道结TMR均值可达100％以上。
-
公开(公告)号：CN118943009A
公开(公告)日：2024-11-12
申请号：CN202411043105.5
申请日：2024-07-31
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/225 , H01L21/56 , H01L29/167 , H01L23/29 , H01L23/31 , H01L29/06
摘要： 本发明涉及半导体制备技术领域，尤其是涉及一种三维结构保形性硼掺杂方法及其应用，去除硅基三维衬底表面氧化层；在硅基三维衬底表面形成第一叠层薄膜；在第一叠层薄膜远离硅基三维衬底一侧的表面形成第二叠层薄膜；在第二叠层薄膜远离第一叠层薄膜一侧的表面沉积氧化铝钝化层；利用激光或快速退火将含氧化硼的硼杂质穿过辅助层推进到硅基三维衬底中，以对硅基三维衬底进行硼掺杂；其中，第一叠层薄膜为依次交错设置的氧化硅层和氧化硼层；第二叠层薄膜为依次交错设置的氧化铝层和氧化硼层。本发明不仅解决了等离子体增强ALD在三维结构沉积上存在阴影效应不能实现保形沉积的问题，而且消除了等离子体对器件的损伤等问题。
-
公开(公告)号：CN118412271A
公开(公告)日：2024-07-30
申请号：CN202311451207.6
申请日：2023-11-02
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/225 , H01L21/56 , H01L29/167 , H01L23/29 , H01L23/31 , H01L29/06
摘要： 本发明涉及半导体制备技术领域，尤其是涉及一种三维结构保形性硼掺杂方法及其应用，去除硅基三维衬底表面自然氧化层；在硅基三维衬底表面形成辅助层；在氧化铝辅助层上形成氧化硼薄膜；在氧化硼薄膜表面覆盖钝化层；利用激光或快速退火将含氧化硼的硼杂质穿过辅助层推进到硅基底中，以对硅基衬底进行掺杂。一方面通过筛选合适的硼源前驱体和氧化剂，解决了氧化硼存在的形核难、一定厚度后不能成膜的问题，另一方面选择氧化铝作为钝化层，可保护氧化硼薄膜不受损，进而在激光或快速退火过程中能够实现无损伤扩散掺杂。本发明不仅解决了等离子体增强ALD在三维结构沉积上存在阴影效应不能实现保形沉积的问题，而且消除了等离子体对器件的损伤等问题。
-
公开(公告)号：CN118910580A
公开(公告)日：2024-11-08
申请号：CN202410986240.7
申请日：2024-07-23
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： C23C16/06 , C23C16/02 , C23C16/455
摘要： 本发明提供了一种金属钴薄膜及其硅化物的制备方法。本发明的金属钴薄膜的制备方法，包括如下步骤：S1：对硅基三维衬底进行预处理，得到预处理硅基三维衬底；S2：将预处理硅基三维衬底置于第一反应腔体中，采用第一气体作为载气，依次脉冲第一钴前驱体和第一反应气体进行第一原子层沉积，在预处理硅基三维衬底上形成钴缓冲层；S3：将形成钴缓冲层的预处理硅基三维衬底置于第二反应腔体中，采用第二气体作为载气，依次脉冲第二钴前驱体和第二反应气体进行第二原子层沉积，在钴缓冲层上形成金属钴薄膜。本发明的金属钴薄膜及其硅化物能够良好地满足新型器件的应用需求。
-
公开(公告)号：CN118782473A
公开(公告)日：2024-10-15
申请号：CN202410860180.4
申请日：2024-06-28
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/78 , H01L29/167 , H01L29/15 , B82Y10/00 , B82Y30/00 , B82Y40/00
摘要： 本发明涉及半导体技术领域，尤其是涉及一种环栅堆叠纳米器件及其制备方法，包括以下步骤：在提供的衬底上交替生长牺牲层和沟道层，将沟道层和牺牲层刻蚀成多个周期分布的鳍片，并在相邻两个鳍片之间形成浅槽隔离区；在露出的鳍片表面形成假栅结构；在假栅结构的两侧形成侧墙；对鳍片进行源/漏刻蚀，刻蚀停止于所述衬底的表面，在侧墙两侧形成用于制备源/漏极的源/漏区；沿源/漏区的中心方向对鳍片进行刻蚀，使整个鳍片呈内嵌的凹槽；对侧墙下方鳍片的侧壁进行选择性Si外延；外延生长源/漏极。本发明简化了环栅堆叠纳米器件的整体集成流程，同时提高了源区和漏区的形成质量，提升了环栅晶体管的工作性能。
-
公开(公告)号：CN114381715B
公开(公告)日：2024-10-01
申请号：CN202011124194.8
申请日：2020-10-20
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： C23C16/455 , H01L21/67
摘要： 本发明公开了一种喷头、半导体设备以及镀膜方法，其中，该喷头应用于半导体设备中对目标对象进行镀膜。该喷头包括：喷头主体，以及层叠设置的第一挡板和第二挡板，第一挡板上分布有第一通孔，第二挡板上分布有第二通孔，且第二挡板能够相对于第一挡板旋转，以调节喷头目标区域内由第一通孔与第二通孔构成的喷射孔的尺寸大小，能够实现多种不同形态的膜层厚度分布。
-
公开(公告)号：CN114093941B
公开(公告)日：2024-06-18
申请号：CN202010751373.8
申请日：2020-07-30
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L29/78 , H01L29/423 , H01L21/336 , H10B12/00
摘要： 本发明涉及一种晶体管器件、其形成方法和DRAM，属于半导体技术领域，解决了现有技术中由晶体管的尺寸减小而导致的短沟道效应和电流泄漏问题。晶体管器件包括：半导体衬底；栅极沟槽，位于所述半导体衬底中，所述栅极沟槽包括上部和下部，所述下部的截面呈菱形；栅介质层，位于所述栅极沟槽的内壁上；栅导体层，位于所述下部；以及隔离层，位于所述上部，其中，所述隔离层和所述栅导体层位于所述栅介质层的内壁上。改善了短沟道效应并减少了电流泄漏。
-
公开(公告)号：CN117908335A
公开(公告)日：2024-04-19
申请号：CN202311697079.3
申请日：2023-12-11
申请人： 中国科学院微电子研究所
IPC分类号： G03F7/20 , G03F7/40 , G03F7/30 , H01L21/027
摘要： 本发明公开了一种深紫外光刻方法、光刻图形以及半导体结构，涉及深紫外光刻技术领域，以提供一种当衬底具有较高的台阶时，采用深紫外光刻工艺仍能正常进行曝光技术方案。包括以下步骤：当所述深紫外光刻的景深小于所述衬底的台阶的高度时，将待光刻图形按照所述台阶的分布情况分为至少两个部分；其中，每个所述部分对应于所述台阶的阶上图形或台阶下图形；将所述待光刻图形的至少两个部分的一一对应到至少两块掩膜版上；依次对所述至少两块掩膜版进行曝光后，将曝光后的至少两块掩膜版同时进行烘烤和显影。
-
公开(公告)号：CN117180988A
公开(公告)日：2023-12-08
申请号：CN202311020768.0
申请日：2023-08-14
申请人： 中国科学院微电子研究所
摘要： 本发明公开一种细胞筛结构制备方法以及细胞筛结构，涉及细胞筛选技术领域，以解决现有用于细胞分离的微流控系统需要额外增加气流驱动结构且容易堵塞的问题。细胞筛结构制备方法包括：在衬底上形成纳米筛结构；所述纳米筛结构包括多个目标尺寸的纳米线凹槽；所述目标尺寸包括目标宽度和目标高度；所述目标宽度为目标细胞的直径；从所述衬底背部向上刻蚀所述衬底，形成腔体，使目标区域的所述纳米筛结构悬空，得到细胞筛结构；所述腔体用于容纳经所述纳米筛结构筛选后的目标细胞。本发明提供的细胞筛结构制备方法用于避免细胞筛选时出现堵塞且不需要额外驱动气流促使细胞流动。
-
公开(公告)号：CN117049469A
公开(公告)日：2023-11-14
申请号：CN202310995017.4
申请日：2023-08-08
申请人： 中国科学院微电子研究所
摘要： 本发明公开一种纳米线模板制备方法以及纳米线模板，涉及半导体技术领域，以解决传统纳米线制备方法重复性差，纳米线尺寸不可调控，且受光刻限制的问题。纳米线模板制备方法包括：在衬底上至少沉积两层叠层；形成第一叠层和第二叠层对应的预设宽度的侧墙结构；在侧墙结构和第二叠层中的材料层上生长一层辅助层；对侧墙结构中除牺牲层以外的结构进行平坦化处理并去除剩下的牺牲层，形成预设宽度的纳米线凹槽，得到纳米线模板。本发明提供的纳米线模板制备方法可重复制备纳米线、灵活调控纳米线的尺寸且不受光刻限制。
-
-
-
-
-
-
-
-
-
搜索结果
275 条记录 (耗时 0.068 秒)
