-
公开(公告)号：CN113130633B
公开(公告)日：2022-11-22
申请号：CN201911400665.0
申请日：2019-12-30
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L29/423 , H01L21/336 , H01L29/78
摘要： 本发明提供一种场效应晶体管结构及制备方法，制备方法包括：提供半导体衬底，生长外延层，形成第一沟槽、第二沟槽，制备屏蔽介质层、屏蔽栅层、屏蔽栅隔离层、栅介质层、栅极层、引出栅第一介质层、第一引出栅层、引出栅隔离层、引出栅第二介质层以及第二栅层，形成体区和源极，制备源极接触孔、引出栅接触孔，制备源极金属引出结构及引出栅电极结构。本发明将栅极引出结构制备在器件区之外的区域，可以制备较宽的第二沟槽，无需增加光罩，可制备较厚的第二引出栅层(如栅极多晶硅)和外延层之间引出栅第二介质层(如氧化层)，满足器件击穿电压需求。
-
公开(公告)号：CN112864018A
公开(公告)日：2021-05-28
申请号：CN201911192262.1
申请日：2019-11-28
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/78
摘要： 本发明提供一种沟槽型场效应晶体管结构及制备方法，制备方法包括：提供衬底，形成外延层，在外延层中形成器件沟槽，形成屏蔽介质层、屏蔽栅层、第一隔离介质层、栅介质层、栅极层、第二隔离介质层、体区、源极、源极接触孔、源极电极结构以及漏极电极结构。本发明在沟槽型场效应晶体管结构的制备过程中采用自对准工艺，使得元胞单元尺寸(Pitch)不受限于光刻机曝光能力和光刻机对位精度，从而可以进一步减小器件元胞单元尺寸，提高元胞密度，降低器件沟道电阻，得到电性参数稳定且特征导通电阻低的器件结构；通过设置包括“T”结构的形源极电极结构，增加了源极电极结构与源极和体区与的接触面积，从而可有效降低源极接触电阻，提高器件雪崩耐量。
-
公开(公告)号：CN112864018B
公开(公告)日：2022-07-19
申请号：CN201911192262.1
申请日：2019-11-28
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/78
摘要： 本发明提供一种沟槽型场效应晶体管结构及制备方法，制备方法包括：提供衬底，形成外延层，在外延层中形成器件沟槽，形成屏蔽介质层、屏蔽栅层、第一隔离介质层、栅介质层、栅极层、第二隔离介质层、体区、源极、源极接触孔、源极电极结构以及漏极电极结构。本发明在沟槽型场效应晶体管结构的制备过程中采用自对准工艺，使得元胞单元尺寸(Pitch)不受限于光刻机曝光能力和光刻机对位精度，从而可以进一步减小器件元胞单元尺寸，提高元胞密度，降低器件沟道电阻，得到电性参数稳定且特征导通电阻低的器件结构；通过设置包括“T”结构的形源极电极结构，增加了源极电极结构与源极和体区与的接触面积，从而可有效降低源极接触电阻，提高器件雪崩耐量。
-
公开(公告)号：CN113130633A
公开(公告)日：2021-07-16
申请号：CN201911400665.0
申请日：2019-12-30
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L29/423 , H01L21/336 , H01L29/78
摘要： 本发明提供一种场效应晶体管结构及制备方法，制备方法包括：提供半导体衬底，生长外延层，形成第一沟槽、第二沟槽，制备屏蔽介质层、屏蔽栅层、屏蔽栅隔离层、栅介质层、栅极层、引出栅第一介质层、第一引出栅层、引出栅隔离层、引出栅第二介质层以及第二栅层，形成体区和源极，制备源极接触孔、引出栅接触孔，制备源极金属引出结构及引出栅电极结构。本发明将栅极引出结构制备在器件区之外的区域，可以制备较宽的第二沟槽，无需增加光罩，可制备较厚的第二引出栅层(如栅极多晶硅)和外延层之间引出栅第二介质层(如氧化层)，满足器件击穿电压需求。
-
公开(公告)号：CN105789043B
公开(公告)日：2019-03-12
申请号：CN201410820014.8
申请日：2014-12-25
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L21/316 , H01L21/28 , H01L21/336 , H01L29/78 , H01L29/423
摘要： 本发明提供一种沟槽型半导体器件及其制作方法，包括：1）提供半导体衬底，半导体衬底上形成有外延层；在外延层内形成沟槽；2）形成第一氧化层；3）形成屏蔽电极；4）形成厚度均匀的第二氧化层及隔离氧化层；5）沉积第二多晶硅作为栅电极。使用超低温高掺杂多晶硅来做屏蔽电极，并通过直接氧化所述屏蔽电极形成隔离氧化层，可使得屏蔽电极氧化速率大于沟槽侧壁的氧化速率，这样在不改变栅氧厚度的前提下，可以显著提高所述隔离氧化层与所述第二氧化层的比例，使得二者的比例可以达到2以上，进而使得器件具有耐压高、漏电小的特性，大大提高了器件的性能。
-
公开(公告)号：CN108389800A
公开(公告)日：2018-08-10
申请号：CN201810094738.7
申请日：2018-01-31
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L21/336 , H01L21/28
摘要： 本发明提供一种屏蔽栅沟槽场效应晶体管的制造方法，在制造屏蔽栅沟槽场效应晶体管的隔离氧化层时采用高密度等离子体（HDP），并在淀积该层之前进行湿法刻蚀处理，利用高密度等离子体（HDP）层的淀积特点，使其填充具备特有形貌：沟槽内中间平坦，沟槽两侧呈尖峰，而后抛弃传统的刻蚀前的平坦化处理，例如化学机械抛光（CMP）进行截止，而是直接湿法刻蚀处理，同时得到顶部隔离层的去除和沟槽内隔离氧化层的目标深度，达到与常规工艺基本相同的工艺目标效果，大大降低了工艺成本及工艺时间，在半导体器件设计及制造领域具有广泛的应用前景。
-
公开(公告)号：CN115932517A
公开(公告)日：2023-04-07
申请号：CN202111106751.8
申请日：2021-09-22
申请人： 华润微电子(重庆)有限公司
IPC分类号： G01R31/26
摘要： 本发明提供了一种小型封装体的热阻测试方法及其壳温的获取方法，壳温的获取方法包括：首先提供小型封装体与PCB板，小型封装体包括芯片与引线框架，引线框架包括基岛与引脚，基岛暴露在小型封装体的背面，引脚至少暴露在小型封装体的侧面；PCB板包括电连接在一起的第一组电连接端与第二组电连接端；之后小型封装体的正面朝向PCB板，将引脚连接至第一组电连接端；将小型封装体的背面置于测试机台的冷水台并使位于冷水台的热电偶接触基岛；将第二组电连接端连接至测试机台；接着测试机台经PCB板向小型封装体提供预定功率，通过热电偶获取小型封装体的壳温。根据本发明的实施例，可获得准确的壳温与热阻值。
-
公开(公告)号：CN115776295A
公开(公告)日：2023-03-10
申请号：CN202111045300.8
申请日：2021-09-07
申请人： 华润微电子(重庆)有限公司
IPC分类号： H03K17/687 , H02H7/18 , H02J7/00
摘要： 本发明提供一种MOS管驱动电路及电池保护系统，包括：第一支路，包括串联的二极管及第一电阻，一端连接驱动信号，另一端连接所述MOS管的栅极；第二支路，包括串联的开关管及第二电阻，一端接地，另一端连接所述MOS管的栅极，所述开关管的控制端连接所述驱动信号；其中，所述第一支路及所述第二支路分别基于所述驱动信号的高低电平控制所述MOS管导通或关断。本发明的MOS管驱动电路及电池保护系统将MOS的开、关回路分开控制，互不影响，能实现更精准的控制；能实现慢开和快关的功能，符合电池保护系统中MOS管的控制需求，同时可通过调整电阻阻值灵活控制开、关速度；能克服采用SGT MOS时栅源振荡问题，保证系统工作在稳定、可靠、安全的状态。
-
公开(公告)号：CN107195692B
公开(公告)日：2020-12-04
申请号：CN201710324047.7
申请日：2017-05-09
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L29/872 , H01L29/06 , H01L21/328
摘要： 本发明提供一种沟槽肖特基二极管及其制作方法，包括：于硅基底中形成多个具有第一宽度的第一沟槽以及至少一个位于终端的具有第二宽度的第二沟槽，所述第二宽度大于所述第一宽度；于第一沟槽第二沟槽及硅基底的表面形成介质层；沉积多晶硅，对多晶硅进行平坦化；去除硅基底上表面的介质层，所述第二沟槽中保留多晶硅及介质层；于硅基底上表面形成肖特基结；制作上金属电极。本发明通过在器件终端设置一个较宽的终端沟槽，并直接利用栅氧化层作为终端层间介质层，从而可以省掉传统工艺中需要单独生长终端层间介质层的工序；本发明肖特基势垒层所需表面使用湿法全刻蚀获得，可以省掉传统制作所需要的光罩层以及刻蚀工序，可以显著节约制造成本。
-
公开(公告)号：CN116110928A
公开(公告)日：2023-05-12
申请号：CN202111321166.X
申请日：2021-11-09
申请人： 华润微电子(重庆)有限公司
IPC分类号： H01L29/06 , H01L29/423 , H01L21/336 , H01L29/78
摘要： 本发明提供一种屏蔽栅沟槽MOSFET及其制作方法，该屏蔽栅沟槽MOSFET包括漏极层、第一外延层、第二外延层、第一沟槽、第二沟槽、第一介质层、源极导电层、栅极沟槽、栅介质层、栅导电层、体区、源区、源极线层及栅极线层。本发明通过改变栅导电层的接法，将源极导电层、源区和体区通过通孔连接到源极线层，部分沟槽的栅导电层开孔接到栅极线层，相邻沟槽的栅导电层通过通孔连接到源极线层，从而降低了器件的零温度系数交叉点，提升了器件在线性工作区的工作能力，同时显著降低了器件的栅极电容和栅源电容，提高了器件应用开关频率，使得器件能够应用在需要更高开关频率的应用场合。此外，本发明的制作方法与常见结构的制造工艺相兼容，不增加额外成本。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.036 秒)
