-
公开(公告)号：CN105589268B
公开(公告)日：2019-05-10
申请号：CN201511003484.6
申请日：2015-12-28
申请人： 友达光电股份有限公司
IPC分类号： G02F1/1343 , G02F1/1335
摘要： 本发明公开了一种显示面板分成第一区域以及位于第一区域外的第二区域，包括第一次像素、第二次像素、第一像素电极、第二像素电极以及黑色矩阵。第一次像素内的第一像素电极具有一第一均分线的第一投影形状，且第一像素电极的主电极位于第一均分线上。第二次像素内的第二像素电极具有一第二均分线的第二投影形状，且第二像素电极的主电极不位于第二均分线上。黑色矩阵具有多个开口，开口包括第一开口与第二开口，第一开口曝露出位于第一区域的第一次像素与第一像素电极，且第二开口曝露出位于第二区域的第二次像素与第二像素电极。
-
公开(公告)号：CN100559570C
公开(公告)日：2009-11-11
申请号：CN200810134304.1
申请日：2008-07-22
申请人： 友达光电股份有限公司
IPC分类号： H01L21/84 , H01L27/12 , G02F1/1362
摘要： 本发明提供一种像素结构的制作方法，该方法如下所述。首先，于基板上形成栅极，并于基板上形成栅绝缘层以覆盖栅极。然后，于栅绝缘层上形成沟道层并于沟道层与栅绝缘层上形成导电层。接着，于导电层上形成具有彩色滤光层容纳开口的感光型黑矩阵，其包括第一区块与第二区块，第一区块的厚度小于第二区块的厚度。然后，以感光型黑矩阵为光掩膜图案化导电层以于沟道层上形成源极与漏极。之后，通过喷墨印刷工艺于彩色滤光层容纳开口内形成彩色滤光层，并于感光型黑矩阵与彩色滤光层上形成介电层。然后，图案化介电层以使漏极暴露并形成与漏极电连接的像素电极。
-
公开(公告)号：CN100557787C
公开(公告)日：2009-11-04
申请号：CN200810137834.1
申请日：2008-07-08
申请人： 友达光电股份有限公司
IPC分类号： H01L21/84
摘要： 一种像素结构的制作方法，其包括下列步骤。首先，于基板上形成栅极，并于基板上形成栅介电层以覆盖栅极。接着，于栅介电层上形成通道层，并于通道层上形成第二金属层。接着，于第二金属层上形成图案化光致抗蚀剂层，并以图案化光致抗蚀剂层为掩模移除部分的第二金属层，以于栅极两侧的通道层上形成源极与漏极，其中栅极、通道层、源极以及漏极构成薄膜晶体管。之后，于图案化光致抗蚀剂层、栅介电层以及薄膜晶体管上形成保护层。移除图案化光致抗蚀剂层，以使图案化光致抗蚀剂层上的保护层一并被移除，而形成图案化保护层，并暴露出漏极。接着，于图案化保护层与漏极上形成一像素电极。本发明可以简化工艺步骤并减少光掩模的制作成本。
-
公开(公告)号：CN100463107C
公开(公告)日：2009-02-18
申请号：CN200710091508.7
申请日：2007-03-26
申请人： 友达光电股份有限公司
IPC分类号： H01L21/00 , H01L21/84 , G02F1/133 , G02F1/1362
摘要： 本发明为一种可挠性阵列基板的制造方法。首先，提供一硬质基板。然后，于硬质基板上形成缓冲层。接着，将可挠性基板粘着于缓冲层上，以形成一基板模块。随之，于可挠性基板上进行成膜制造工艺。值得注意的是，形成缓冲层于硬质基板上时所产生的应力状态及缓冲层的物理性质可使可挠性基板在经过成膜制造工艺所导致的热膨胀收缩后所产生的翘曲减小。在经过成膜制造工艺之后，可挠性基板不易产生翘曲或是变形，因而提升可挠性阵列基板的制造工艺良品率。
-
公开(公告)号：CN101022093A
公开(公告)日：2007-08-22
申请号：CN200710088344.2
申请日：2007-03-16
申请人： 友达光电股份有限公司
IPC分类号： H01L21/84 , H01L21/28 , H01L21/3213 , H01L21/768
摘要： 本发明提供一种像素结构的制作方法，该方法包括下列步骤：首先，提供一已形成有一主动组件的基板。接着，形成一图案化保护层于基板与主动组件上，图案化保护层暴露出部分的主动组件。继之，形成一导电层覆盖该图案化保护层，且导电层电性连接至主动组件。接着，提供一掩膜于导电层上方，且掩膜暴露出部分的导电层，再使用激光经由掩膜照射导电层，以移除掩膜所暴露的部分导电层，而剩余的导电层构成一像素电极且电性连接至该主动组件。此制作方法较为简单因而降低制作成本。
-
公开(公告)号：CN1996554A
公开(公告)日：2007-07-11
申请号：CN200710001231.4
申请日：2007-01-04
申请人： 友达光电股份有限公司
摘要： 本发明公开一种可挠性阵列基板的制造方法，首先，提供一具有一第一表面以及一第二表面的可挠性基板。然后，于可挠性基板的第一表面上形成多个沟渠。接着，提供一粘着剂于沟渠中。然后，通过粘着剂接合可挠性基板以及一硬质基板。之后，于可挠性基板的第二表面上进行一成膜工艺。本发明通过可挠性基板的沟渠中的粘着剂将可挠性基板与硬质基板相接合，可以避免粘着剂中气泡的产生。而且在进行切割可挠性基板以形成可挠性区块之后，将可挠性区块轻易地与硬质基板分离而不伤及成膜工艺所制作的元件或结构。此外，切割可挠性基板以形成可挠性区块的同时，位于沟渠内的粘着剂会一并被移除，因此不会有粘着剂残留。可以降低制造成本并提高工艺的良率。
-
公开(公告)号：CN105527763A
公开(公告)日：2016-04-27
申请号：CN201610076201.9
申请日：2016-02-03
申请人： 友达光电股份有限公司
IPC分类号： G02F1/1343
摘要： 本发明公开了一种显示装置，包含基板以及分别在基板的中心线相对二侧的第一像素与第二像素。第一像素包含具有第一主干电极的第一像素电极以及与第一主干电极部分重叠的第一遮蔽电极。第二像素包含具有第二主干电极的第二像素电极以及与第二主干电极部分重叠的第二遮蔽电极。第一主干电极的中心线位于基板的中心线与第一遮蔽电极的中心线之间，且第二主干电极的中心线位于基板的中心线与第二遮蔽电极的中心线之间；或者第一遮蔽电极的中心线位于基板的中心线与第一主干电极的中心线之间，且第二遮蔽电极的中心线位于基板的中心线与第二主干电极的中心线之间。本发明的设计遮蔽电极位于邻近主干电极的一侧，藉已达到较好的视觉效果。
-
公开(公告)号：CN102097390B
公开(公告)日：2013-04-24
申请号：CN201010588415.7
申请日：2007-12-26
申请人： 友达光电股份有限公司
IPC分类号： H01L21/84 , H01L21/768 , H01L21/336 , H01L21/28 , H01L21/268 , G02F1/1362
摘要： 本发明涉及一种像素结构的制作方法，包括下列步骤：首先，提供形成有第一导电层的基板，接着提供第一遮罩于第一导电层上方，并使用激光经过第一遮罩照射第一导电层，以形成栅极。接着，形成栅极绝缘层于基板上，以覆盖栅极。继之，同时形成沟道层、源极以及漏极于栅极上方的栅极绝缘层上，其中栅极、沟道层、源极以及漏极构成薄膜晶体管。接着，形成图案化保护层于薄膜晶体管之上，图案化保护层暴露出部分漏极。接着，形成电性连接于漏极的像素电极。本发明利用激光剥离的方式来制作栅极，并且使得沟道层、源极与漏极同时制作完成，因此相比于公知的像素结构制作方法，可以简化工艺步骤并减少光掩模的制作成本。
-
公开(公告)号：CN101131966B
公开(公告)日：2010-10-06
申请号：CN200710161687.7
申请日：2007-09-28
申请人： 友达光电股份有限公司
IPC分类号： H01L21/84 , H01L21/768
摘要： 本发明提供一种像素结构的制作方法，该方法包括下列步骤：首先，提供一基板，并形成一栅极于基板上。接着，形成一栅介电层于基板上，以覆盖栅极。继之，同时形成一信道层、一源极以及一漏极于栅极上方的栅介电层上，其中源极与漏极配置于信道层的部分区域，且栅极、信道层、源极以及漏极构成一薄膜晶体管。接着，形成一保护层于栅介电层与薄膜晶体管上。然后，使用一激光经由一第一屏蔽照射保护层，以使得保护层暴露出漏极。接着，形成一像素电极于栅介电层上，且像素电极连接至暴露的漏极。本发明的像素结构的制作方法较为简单因而降低制作成本。
-
公开(公告)号：CN101226714B
公开(公告)日：2010-09-22
申请号：CN200810009466.2
申请日：2008-02-02
申请人： 友达光电股份有限公司
摘要： 一种平面显示装置及其控制电路与控制方法。此平面显示装置具有多个栅极驱动单元，每一栅极驱动单元用以控制平面显示装置中的一条水平扫瞄线的操作。此平面显示装置提供第一栅极高电平电压信号与第二栅极高电平电压信号至栅极驱动单元以做为传递至相对应之水平扫瞄线的电压信号。第一栅极高电平电压信号及第二栅极高电平电压信号分别包括具备有某一斜率的下降缘，且第一栅极高电平电压信号的下降缘的持续时间大于第二栅极高电平电压信号的下降缘的持续时间。本发明能够针对电压瞬变造成的馈穿效应提供不同的补偿效果，改善平面显示装置在垂直方向上的显示均匀性。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.03 秒)
