-
公开(公告)号：CN108226745B
公开(公告)日：2022-07-26
申请号：CN201711100786.4
申请日：2017-11-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/28
Abstract: 本发明实施例涉及使用多个时序数据库的电路测试及制造。一种方法包含针对第一输入参数集合产生第一电路元件集合的第一时序数据库。产生所述第一时序数据库包含确定所述第一电路元件集合中的所述电路元件中的每一个的装置特性及将所述所确定装置特性存储在数据库中。针对第二输入参数集合产生第二电路元件集合的第二时序数据库。所述第二时序数据库是通过使用先前存储在所述数据库中的所述所确定装置特性中的一或多个而产生。在衬底上形成电路。所述电路包含所述第一电路元件集合或所述第二电路元件集合中的至少一个。
-
公开(公告)号：CN113363250A
公开(公告)日：2021-09-07
申请号：CN202110226713.X
申请日：2021-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , G06F30/392 , G06F30/394 , G06F115/06
Abstract: 一种半导体器件，包括：在第一方向上延伸的多个第一单元行，每个第一单元行具有第一行高度；在第一方向上延伸的多个第二单元行，每个第二单元行具有小于第一行高度的第二行高度，其中，第一单元行与第二单元行交错；布置在第一单元行的第一行中的第一单元；以及布置在第二单元行的至少一行中的至少一个第二单元，其中，至少一个第二单元在不同于第一方向的第二方向上邻接第一单元，其中，至少一个第二单元和第一单元中包括的至少一个电路组件具有相同的运行配置。本发明的实施例还涉及集成电路以及形成其布局的系统。
-
公开(公告)号：CN113051859A
公开(公告)日：2021-06-29
申请号：CN202010770678.3
申请日：2020-08-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/36 , G06F30/373 , G06F30/392
Abstract: 本文中公开了用于设计上下文感知电路的方法。所述方法包括：识别将被设计到上下文感知电路中的至少一个单元；识别对所述上下文感知电路的布局相关效应有影响的至少一个上下文参数；为每个单元及每个上下文参数产生与所述单元相关联的多个邻接环境；针对每个单元及每个上下文参数，通过在所述多个邻接环境下产生所述单元的多个电性质值而估测所述单元的至少一个电性质对所述上下文参数的敏感度；以及基于每个单元的所述至少一个电性质的所述敏感度且基于至少一个预定阈值，判断每个上下文参数是否是用于所述上下文感知电路的静态分析的关键上下文参数。
-
Patent Agency Ranking
公开(公告)号：CN103853874A
公开(公告)日：2014-06-11
申请号：CN201310656513.3
申请日：2013-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 一种方法包括开发电路原理图，该电路原理图包括多个单元。该方法还包括基于电路原理图生成多个单元的单元布置规则和基于单元布置规则开发多个单元的电路布局图。该方法还包括基于阈值电压对电路布局图的多个单元进行分组和将阈值电压一致的填充物插入电路布局图内。本发明还描述了实施该方法的系统。本发明还描述了通过该方法形成的布局。本发明还提供了形成具有不同阈值电压的单元的布局的方法、实现系统和形成的布局。
-
公开(公告)号：CN113051859B
公开(公告)日：2024-07-02
申请号：CN202010770678.3
申请日：2020-08-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/36 , G06F30/373 , G06F30/392
Abstract: 本文中公开了用于设计上下文感知电路的方法。所述方法包括：识别将被设计到上下文感知电路中的至少一个单元；识别对所述上下文感知电路的布局相关效应有影响的至少一个上下文参数；为每个单元及每个上下文参数产生与所述单元相关联的多个邻接环境；针对每个单元及每个上下文参数，通过在所述多个邻接环境下产生所述单元的多个电性质值而估测所述单元的至少一个电性质对所述上下文参数的敏感度；以及基于每个单元的所述至少一个电性质的所述敏感度且基于至少一个预定阈值，判断每个上下文参数是否是用于所述上下文感知电路的静态分析的关键上下文参数。
-
公开(公告)号：CN112685988A
公开(公告)日：2021-04-20
申请号：CN202010411732.5
申请日：2020-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/398 , G06F115/06
Abstract: 本发明实施例涉及基于布局环境的单元时序特征分析。本发明实施例涉及一种由至少一个处理器执行的方法包含以下步骤。存取集成电路IC的布局，其中所述布局具有至少一个单元。基于所述单元的布局环境来确定所述单元的环境群组，其中所述环境群组与时序表相关联。对所述布局执行时序分析以根据所述时序表确定所述布局是否遵守时序约束规则。也提供一种系统，其包含：一或多个处理器，其包含用于实施所述方法的指令；及非暂时性计算机可读存储媒体，其包含用于实施所述方法的指令。
-
公开(公告)号：CN108226745A
公开(公告)日：2018-06-29
申请号：CN201711100786.4
申请日：2017-11-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/28
Abstract: 本发明实施例涉及使用多个时序数据库的电路测试及制造。一种方法包含针对第一输入参数集合产生第一电路元件集合的第一时序数据库。产生所述第一时序数据库包含确定所述第一电路元件集合中的所述电路元件中的每一个的装置特性及将所述所确定装置特性存储在数据库中。针对第二输入参数集合产生第二电路元件集合的第二时序数据库。所述第二时序数据库是通过使用先前存储在所述数据库中的所述所确定装置特性中的一或多个而产生。在衬底上形成电路。所述电路包含所述第一电路元件集合或所述第二电路元件集合中的至少一个。
-
公开(公告)号：CN103853874B
公开(公告)日：2017-08-08
申请号：CN201310656513.3
申请日：2013-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 一种方法包括开发电路原理图，该电路原理图包括多个单元。该方法还包括基于电路原理图生成多个单元的单元布置规则和基于单元布置规则开发多个单元的电路布局图。该方法还包括基于阈值电压对电路布局图的多个单元进行分组和将阈值电压一致的填充物插入电路布局图内。本发明还描述了实施该方法的系统。本发明还描述了通过该方法形成的布局。本发明还提供了形成具有不同阈值电压的单元的布局的方法、实现系统和形成的布局。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.026 seconds)
