-
公开(公告)号：CN113051859B
公开(公告)日：2024-07-02
申请号：CN202010770678.3
申请日：2020-08-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/36 , G06F30/373 , G06F30/392
Abstract: 本文中公开了用于设计上下文感知电路的方法。所述方法包括：识别将被设计到上下文感知电路中的至少一个单元；识别对所述上下文感知电路的布局相关效应有影响的至少一个上下文参数；为每个单元及每个上下文参数产生与所述单元相关联的多个邻接环境；针对每个单元及每个上下文参数，通过在所述多个邻接环境下产生所述单元的多个电性质值而估测所述单元的至少一个电性质对所述上下文参数的敏感度；以及基于每个单元的所述至少一个电性质的所述敏感度且基于至少一个预定阈值，判断每个上下文参数是否是用于所述上下文感知电路的静态分析的关键上下文参数。
-
公开(公告)号：CN103853874B
公开(公告)日：2017-08-08
申请号：CN201310656513.3
申请日：2013-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 一种方法包括开发电路原理图，该电路原理图包括多个单元。该方法还包括基于电路原理图生成多个单元的单元布置规则和基于单元布置规则开发多个单元的电路布局图。该方法还包括基于阈值电压对电路布局图的多个单元进行分组和将阈值电压一致的填充物插入电路布局图内。本发明还描述了实施该方法的系统。本发明还描述了通过该方法形成的布局。本发明还提供了形成具有不同阈值电压的单元的布局的方法、实现系统和形成的布局。
-
公开(公告)号：CN114818584A
公开(公告)日：2022-07-29
申请号：CN202210091835.7
申请日：2022-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 本申请的实施例涉及制造半导体器件的方法和系统。对于制造半导体器件的方法，相应的布局图存储在非暂时性计算机可读介质上，布局图相对于第一和第二垂直方向布置，布局图包括单元，使得对于单元的子集，子集中的单元中的每个主题(主题单元)具有邻域，该邻域包括在主题单元相对于第一方向的相应第一侧和第二侧上的第一接近单元和第二接近单元。该方法包括：对于子集中的每个主题单元，生成表示接近特性邻近效应信息的副文件。对于单元子集中的每个单元，生成副文件包括与由第一接近单元引起的单元间邻近效应相相应的第一接近特性邻近效应(NSPE)参数和与由第二接近单元引起的单元间邻近效应相相应的第二NSPE参数填加副文件。
-
公开(公告)号：CN113051859A
公开(公告)日：2021-06-29
申请号：CN202010770678.3
申请日：2020-08-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/36 , G06F30/373 , G06F30/392
Abstract: 本文中公开了用于设计上下文感知电路的方法。所述方法包括：识别将被设计到上下文感知电路中的至少一个单元；识别对所述上下文感知电路的布局相关效应有影响的至少一个上下文参数；为每个单元及每个上下文参数产生与所述单元相关联的多个邻接环境；针对每个单元及每个上下文参数，通过在所述多个邻接环境下产生所述单元的多个电性质值而估测所述单元的至少一个电性质对所述上下文参数的敏感度；以及基于每个单元的所述至少一个电性质的所述敏感度且基于至少一个预定阈值，判断每个上下文参数是否是用于所述上下文感知电路的静态分析的关键上下文参数。
-
公开(公告)号：CN104765902B
公开(公告)日：2018-04-17
申请号：CN201410507469.4
申请日：2014-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5031 , G06F17/5068 , G06F17/5072 , G06F17/5081 , G06F2217/12 , G06F2217/84
Abstract: 本发明提供了一种使用考虑不同电路拓扑结构生成的输入波形特征化单元。在一些实施例中，在通过至少一个处理器所执行的方法中，考虑驱动单元的前级驱动器的不同电路拓扑结构以得到相同输入转换特性，通过至少一个处理器关于输入转换特性来特征化单元。
-
Patent Agency Ranking
公开(公告)号：CN103853874A
公开(公告)日：2014-06-11
申请号：CN201310656513.3
申请日：2013-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 一种方法包括开发电路原理图，该电路原理图包括多个单元。该方法还包括基于电路原理图生成多个单元的单元布置规则和基于单元布置规则开发多个单元的电路布局图。该方法还包括基于阈值电压对电路布局图的多个单元进行分组和将阈值电压一致的填充物插入电路布局图内。本发明还描述了实施该方法的系统。本发明还描述了通过该方法形成的布局。本发明还提供了形成具有不同阈值电压的单元的布局的方法、实现系统和形成的布局。
-
公开(公告)号：CN101872372A
公开(公告)日：2010-10-27
申请号：CN201010165136.X
申请日：2010-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 本发明公开了一种设计集成电路的方法及系统，该方法包括：提供一标准元件数据库，其包含多个标准元件；以及提供一索引文件，其包含索引至所述多个标准元件的元件背景数据；提取所述多个标准元件的其中之一的元件背景数据，并将该元件背景数据用于该集成电路的一设计。本发明可以减少区域损失，减少耗能，并增加集成电路设计实施的弹性及扩增性；元件层次的设计者也可参照索引来改良元件设计以增强其稳固性。
-
公开(公告)号：CN108155184B
公开(公告)日：2022-11-29
申请号：CN201710494638.9
申请日：2017-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 一种集成电路包括位于衬底与供电导线之间的单元。所述单元包括源极区、接触导线、电源导线以及电源通孔。所述接触导线从所述源极区延伸。所述电源导线耦合至所述接触导线。所述电源通孔内连接所述供电导线与所述电源导线。还提供一种集成电路的制造方法及用于设计及制造集成电路的单元库的计算机可读取非暂时性存储媒体。
-
公开(公告)号：CN104765902A
公开(公告)日：2015-07-08
申请号：CN201410507469.4
申请日：2014-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5031 , G06F17/5068 , G06F17/5072 , G06F17/5081 , G06F2217/12 , G06F2217/84
Abstract: 本发明提供了一种使用考虑不同电路拓扑结构生成的输入波形特征化单元。在一些实施例中，在通过至少一个处理器所执行的方法中，考虑驱动单元的前级驱动器的不同电路拓扑结构以得到相同输入转换特性，通过至少一个处理器关于输入转换特性来特征化单元。
-
公开(公告)号：CN101872372B
公开(公告)日：2012-10-03
申请号：CN201010165136.X
申请日：2010-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 本发明公开了一种设计集成电路的方法及系统，该方法包括：提供一标准元件数据库，其包含多个标准元件；以及提供一索引文件，其包含索引至所述多个标准元件的元件背景数据；提取所述多个标准元件的其中之一的元件背景数据，并将该元件背景数据用于该集成电路的一设计。本发明可以减少区域损失，减少耗能，并增加集成电路设计实施的弹性及扩增性；元件层次的设计者也可参照索引来改良元件设计以增强其稳固性。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
